시간 인터리빙된 아날로그-디지털 변환기에서의 초핑 스위치 시간-스큐 교정
예시적인 시간-스큐 교정 회로는 복수의 제1 회로들(702)을 포함하고, 제1 회로들 각각은 제1 누산기(720)와 제2 누산기(722)를 포함한다. 시간-스큐 교정 회로는 복수의 제2 회로들(704)을 더 포함하고, 제2 회로들 각각은, 제1 누산기와 제2 누산기의 출력들에 결합된 제1 가산기(724), 및 제1 누산기와 제2 누산기의 출력들에 결합된 제1 감산기(726)를 포함한다. 시간-스큐 교정 회로는, 제1 가산기의 출력과 제1 감산기의 출력을 결합시키도록 구성된 결정 회로(727)를 더 포함한다. An example ti...
Gespeichert in:
Hauptverfasser: | , , |
---|---|
Format: | Patent |
Sprache: | kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | 예시적인 시간-스큐 교정 회로는 복수의 제1 회로들(702)을 포함하고, 제1 회로들 각각은 제1 누산기(720)와 제2 누산기(722)를 포함한다. 시간-스큐 교정 회로는 복수의 제2 회로들(704)을 더 포함하고, 제2 회로들 각각은, 제1 누산기와 제2 누산기의 출력들에 결합된 제1 가산기(724), 및 제1 누산기와 제2 누산기의 출력들에 결합된 제1 감산기(726)를 포함한다. 시간-스큐 교정 회로는, 제1 가산기의 출력과 제1 감산기의 출력을 결합시키도록 구성된 결정 회로(727)를 더 포함한다.
An example time-skew calibration circuit includes a plurality of first circuits, each including a first accumulator and a second accumulator. The time-skew calibration circuit further includes a plurality of second circuits, each including a first adder coupled to outputs of the first accumulator and the second accumulator, and a first subtractor coupled to the outputs of the first accumulator and the second accumulator. The time-skew calibration circuit further includes a decision circuit configured to combine an output of the first adder and an output of the first subtractor. |
---|