외부 예외 핸들링

복수의 가상 프로세서들에서의 활성 가상 프로세서에 관한 명령들을 실행하는 처리 회로소자를 구비하는 데이터 처리장치를 제공한다. 예외 제어 회로소자는, 복수의 가상 프로세서들에서의 목표 가상 프로세서와 관련된 외부 예외를 수신하고, 목표 가상 프로세서가 활성 가상 프로세서이외의 가상 프로세서일 때, 스케줄링 동작에 의해 목표 가상 프로세서를 활성 가상 프로세서가 되게 예정하는 도어벨 예외를 발행한다. 기억 회로소자는 일 세트의 마스킹된 가상 프로세서들의 표시를 기억하고, 스케줄링 동작은, 일 세트의 마스킹된 가상 프로세서들에 대한 도어벨 예외들을 무시하도록 구성된다. There is provided a data processing apparatus that includes processing circuitry for executing instructions relating to an active virtual processor in a plurality of virtual processors. Exception control circuitry receives an external exception associated with a target virtual processor in the plurality of virtual processors and when the target virtual processor is other than the active virtual processor, it issues a doorbell exception to cause a scheduling operation to schedule the target virtual processor to be the active virtual processor. Storage circuitry stores an indication of a set of masked virtual processors and the scheduling operation is adapted to disregard doorbell exceptions in respect of the set of masked virtual processors.