SEMICONDUCTOR PACKAGE SUBSTRATE AND METHOD OF MANUFACTURING SEMICONDUCTOR PACKAGE USING THE SAME

The present disclosure relates to a semiconductor package substrate capable of forming a backside redistribution layer in a fine pattern by minimizing the thickness of an encapsulant. The semiconductor package substrate comprises: a semiconductor chip having a connection pad; an encapsulant covering at least a part of the semiconductor chip; a connection structure disposed on the semiconductor chip and the encapsulant, and including a redistribution layer electrically connected to the connection pad; a first passivation layer disposed on the connection structure; and an adhesive layer disposed on at least one of the upper surface of the encapsulant and the lower surface of the first passivation layer outside the semiconductor chip. 본 개시는 접속패드를 갖는 반도체 칩, 반도체 칩의 적어도 일부를 덮는 봉합재, 반도체 칩 및 봉합재 상에 배치되며 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결구조체, 연결구조체 상에 배치된 제1 패시베이션층, 및 반도체 칩의 외측에서, 봉합재의 상면 및 제1 패시베이션층의 하면 중 적어도 하나 상에 배치되는 접착층을 포함하는 반도체 패키지 기판에 관한 것이다.