Semiconductor Integrated Circuit With Protection Circuit And Semiconductor Integrated Circuit Structure

The present technique relates a semiconductor integrated circuit including a protective circuit for protective an internal circuit from a surge voltage, and a semiconductor integrated circuit structure. The semiconductor integrated circuit comprises: a first power line to which an external voltage is applied; a second power line delivering a voltage with a level relatively higher than a level of the external voltage; a third power line to which a voltage with a level lower than the levels of the first and second power lines; and a protective circuit generating a parasitic PNPN path between the first power line, the second power line, and the third power line when a surge voltage is applied to the first power line and the voltage of the second power line is increased by a predetermined voltage or more. 반도체 집적 회로 및 반도체 집적 회로 구조체에 관한 기술이다. 반도체 집적 회로는, 외부 전압이 인가되는 제 1 파워 라인, 상기 외부 전압보다 상대적으로 높은 레벨의 전압을 전달하는 제 2 파워 라인, 상기 제 1 및 제 2 파워 라인보다 낮은 레벨의 전압을 인가받는 제 3 파워 라인, 및 상기 제 1 파워 라인에 서지 전압이 인가되어, 상기 제 2 파워 라인의 전압 보다 일정 전압 이상 상승될 때, 상기 제 1 파워 라인, 상기 제 2 파워 라인 및 상기 제 3 파워 라인 사이에 pnpn 기생 패스를 생성하는 보호 회로를 포함한다.