컴퓨팅 시스템의 동적 인터럽트 속도 제어

컴퓨팅 시스템에서 인터럽트들의 서비스를 의도적으로 지연시키기 위한 시스템들, 장치들 및 방법들이 개시된다. 컴퓨팅 시스템은 컴퓨팅 시스템의 구성요소들에 의해 생성되는 인터럽트들을 서비스하는 프로세서를 포함한다. 인터럽트 제어기는 수신된 인터럽트를 검출하고 다양한 조건에 따라 인터럽트의 서비스를 의도적으로 지연시킨다. 인터럽트가 제1 유형의 인터럽트이고 프로세스가 제1 전력 상태에 있을 경우, 인터럽트의 서비스는 제1 시간 기간만큼 지연된다. 인터럽트가 제1 유형의 인터럽트에 대응하고 프로세스가 제2 전력 상태에 있을 경우, 인터럽트의 서비스는 제1 시간 기간보다 긴 시간 기간 동안 지연된다. 제1 또는 제2 시간 기간 중 어느 하나의 만료 이전에 논-마스커블 인터럽트가 수신될 경우, 임의의 이전에 지연된 인터럽트들의 서비스가 진행되게 된다. Systems, apparatuses, and methods for intentionally delaying servicing of interrupts in a computing system are disclosed. A computing system includes a processor that services interrupts generated by components of the computing system. An interrupt controller detects a received interrupt and intentionally delays servicing of the interrupt depending on various conditions. If the interrupt is a first type of interrupt and the processor is in a first power state, servicing of the interrupt is delayed by a first period of time. If the interrupt corresponds to the first type of interrupt and the processor is in a second power state, servicing of the interrupt is delayed for a period of time that is longer than the first period of time. If a non-maskable interrupt is received before expiration of either the first or second period of time, then servicing of any previously delayed interrupts is allowed to proceed.