FAN-OUT SEMICONDUCTOR PACKAGE

The present disclosure relates to a fan-out semiconductor package comprising: a semiconductor chip; a sealing material covering the semiconductor chip; a connection structure disposed under the semiconductor chip and including a redistribution layer; and first and second metal pattern layers disposed at different levels above the semiconductor chip. The first metal pattern layer is electrically connected to an electrical connection member such as a frame provided for up and down electrical connection through a path by way of the second metal pattern layer. 본 개시는 반도체칩, 상기 반도체칩을 덮는 봉합재, 상기 반도체칩의 하측에 배치되며 재배선층을 포함하는 연결구조체, 및 상기 반도체칩의 상측의 서로 다른 레벨에 배치된 제1 및 제2금속패턴층을 포함하며, 상기 제1금속패턴층이 상기 제2금속패턴층을 경유하는 경로를 통하여 상하 전기적 연결을 위하여 제공되는 프레임 등의 전기연결부재와 전기적으로 연결된 팬-아웃 반도체 패키지에 관한 것이다.