FAN-OUT SEMICONDUCTOR PACKAGE

The present invention relates to a fan-out semiconductor package which comprises: a first connection structure including first and second surfaces opposite to each other; a first semiconductor chip arranged on the first surface of the first connection structure; a first encapsulant arranged on the first surface of the first connection structure and configured to at least partially cover the first semiconductor chip; a second semiconductor chip arranged on the second surface of the first connection structure; at least one first metal member arranged on the second surface of the first connection structure; at least one second metal member arranged on the second surface of the first connection structure; a second encapsulant arranged on the second surface of the first connection structure and configured to at least partially cover the second semiconductor chip and each of the first and second metal members; and a second connection structure arranged on a side opposite to a side where the first connection structure of the second encapsulant is arranged. First and second contact pads are electrically connected to each other by means of the first and second connection structures and the first metal member while electrically insulated from the second metal member. According to the present invention, the fan-out semiconductor package is able to implement high performance. 본 개시는 서로 반대 방향인 제1면 및 제2면을 갖는 제1연결구조체, 상기 제1연결구조체의 제1면 상에 배치된 제1반도체칩, 상기 제1연결구조체의 제1면 상에 배치되며 상기 제1반도체칩의 적어도 일부를 덮는 제1봉합재, 상기 제1연결구조체의 제2면 상에 배치된 제2반도체칩, 상기 제1연결구조체의 제2면 상에 배치된 하나 이상의 제1금속부재, 상기 제1연결구조체의 제2면 상에 배치된 하나 이상의 제2금속부재, 상기 제1연결구조체의 제2면 상에 배치되며 상기 제2반도체칩과 상기 제1 및 제2금속부재 각각의 적어도 일부를 덮는 제2봉합재, 및 상기 제2봉합재의 상기 제1연결구조체가 배치된 측의 반대측 상에 배치된 제2연결구조체를 포함하며, 상기 제1 및 제2접속패드는 상기 제1 및 제2연결구조체 및 상기 제1금속부재를 통하여 서로 전기적으로 연결되며, 상기 제2금속부재와는 전기적으로 절연된, 팬-아웃 반도체 패키지에 관한 것이다.