METHOD FOR FABRICATING SEMICONDUCTOR DEVICE AND LAYOUT DESIGN SYSTEM

Provided are a method for manufacturing a semiconductor device, and a layout design system, which are configured to improve the yield, reliability and processibility of a semiconductor device. The method for manufacturing a semiconductor device comprises the steps of: providing a database including design information and process information of a semiconductor device; generating a prediction model which predicts a defect pattern of the semiconductor device by using machine learning based on the database; selecting a target pattern within a target design layout by using the prediction model, wherein the target pattern includes a target net, a target via connected to the target net, and a cross net connected to the target via at a different level from the target net; analyzing a periphery pattern adjacent to the target net; generating, based on the analyzed periphery pattern, a redundant net intersecting the cross net at the same level as the target net and a redundant via connecting the redundant net with the cross net; and examining whether the redundant net and the redundant via satisfy predetermined design rules. 반도체 장치의 수율, 신뢰성 및 공정성을 개선하는 반도체 장치의 제조 방법 및 레이아웃 디자인 시스템이 제공된다. 반도체 장치의 제조 방법은, 반도체 장치의 설계 정보 및 공정 정보를 포함하는 데이터 베이스를 제공하고, 데이터 베이스에 기초하는 기계 학습(machine learning)을 이용하여, 반도체 장치의 불량 패턴을 예측하는 예측 모델을 생성하고, 예측 모델을 이용하여 대상 디자인 레이아웃 내의 대상 패턴을 선택하되, 대상 패턴은 대상 네트와, 대상 네트와 연결되는 대상 비아와, 대상 네트와 다른 레벨에서 대상 비아와 연결되는 교차 네트를 포함하고, 대상 네트에 인접하는 주변 패턴을 분석하고, 분석된 주변 패턴에 기초하여, 대상 네트와 동일 레벨에서 교차 네트와 교차하는 리던던트 네트와, 리던던트 네트와 교차 네트를 연결하는 리던던트 비아를 생성하고, 리던던트 네트 및 리던던트 비아가 소정의 디자인 룰을 만족하는지 여부를 검사하는 것을 포함한다.