Semiconductor memory device

The present invention relates to a semiconductor memory element. More specifically, the semiconductor memory element comprises: a substrate; a first active pattern on the substrate; a gate electrode crossing a channel region of the first active pattern; a first insulation film covering the first active pattern and the gate electrode; a contact penetrating the first insulation film to be in electric connection with a first source / drain region of the first active pattern; and a second active pattern on the first insulation film. The channel region of the second active pattern vertically overlaps the contact. According to the present invention, an area of a memory cell can be reduced and integrity of the semiconductor memory element can be increased. 본 발명은 반도체 메모리 소자에 관한 것으로서, 더욱 상세하게는, 기판; 상기 기판 상의 제1 활성 패턴; 상기 제1 활성 패턴의 채널 영역을 가로지르는 게이트 전극; 상기 제1 활성 패턴 및 상기 게이트 전극을 덮는 제1 절연막; 상기 제1 절연막을 관통하여 상기 제1 활성 패턴의 제1 소스/드레인 영역에 전기적으로 연결되는 콘택; 및 상기 제1 절연막 상의 제2 활성 패턴을 포함한다. 상기 제2 활성 패턴의 채널 영역은 상기 콘택과 수직적으로 중첩된다.