Memory system and operating method thereof

본 기술은 메모리 시스템 및 이의 동작 방법에 관한 것으로, 메모리 시스템은 복수의 메모리 블록들을 각각 포함하는 복수의 반도체 메모리를 포함하는 메모리 장치; 및 상기 복수의 메모리 블록들을 복수의 그룹으로 그룹핑하여 복수의 수퍼 블록으로 구성하고, 상기 복수의 수퍼 블록들 각각의 제반 동작을 제어하기 위한 컨트롤러를 포함하며, 상기 컨트롤러는 상기 복수의 수퍼 블록들 각각의 제1 소거 카운트에 기초하여 웨어 레벨링하고, 상기 복수의 수퍼 블록들 중 배드 블록이 발생된 수퍼 블록은 상기 배드 블록이 발생된 상기 수퍼 블록에 포함된...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: YIM DONG HAM, CHOI YOUNG GUEN
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:본 기술은 메모리 시스템 및 이의 동작 방법에 관한 것으로, 메모리 시스템은 복수의 메모리 블록들을 각각 포함하는 복수의 반도체 메모리를 포함하는 메모리 장치; 및 상기 복수의 메모리 블록들을 복수의 그룹으로 그룹핑하여 복수의 수퍼 블록으로 구성하고, 상기 복수의 수퍼 블록들 각각의 제반 동작을 제어하기 위한 컨트롤러를 포함하며, 상기 컨트롤러는 상기 복수의 수퍼 블록들 각각의 제1 소거 카운트에 기초하여 웨어 레벨링하고, 상기 복수의 수퍼 블록들 중 배드 블록이 발생된 수퍼 블록은 상기 배드 블록이 발생된 상기 수퍼 블록에 포함된 메모리 블록들 각각의 제2 소거 카운트에 기초하여 상기 웨어 레벨링한다. The present disclosure relates to a memory system and an operating method thereof. The memory system includes a memory device including a plurality of memory blocks; and a controller configuring a plurality of super blocks by grouping the plurality of memory blocks and controlling overall operations of each of the plurality of super blocks, wherein the controller performs wear leveling on the basis of first erase counts, one for each of the plurality of super blocks, and wherein the controller performs wear leveling on the basis of second erase counts, one for each of memory blocks in a super block in which a memory block becomes a bad block, among the plurality of super blocks.