3 THREE-DIMENSIONAL SEMICONDUCTOR MEMORY DEVICES

Provided is a three-dimensional semiconductor memory apparatus. The apparatus comprises: a first stack structure disposed on a substrate including a cell array region and a connection region; a second stack structure on the first stack structure; a first vertical channel hole through the first stack structure in the cell array region to partially expose a lower surface of the substrate and the second stack structure; a second vertical channel hole through the second stack structure in the cell array region to expose the first vertical channel hole, wherein a lower diameter of the second vertical channel hole is smaller than an upper diameter of the first vertical channel hole; and a buffer pattern adjacent to a lower surface of the second stack structure in the first vertical channel hole. 3차원 반도체 메모리 장치가 제공된다. 이 장치는 셀 어레이 영역과 연결 영역을 포함하는 기판 상에 배치되는 제 1 스택 구조체; 상기 제 1 스택 구조체 상의 제 2 스택 구조체; 상기 셀 어레이 영역에서 상기 제 1 스택 구조체를 관통하여 상기 기판과 상기 제 2 스택 구조체의 하부면을 일부 노출시키는 제 1 수직 채널홀; 상기 셀 어레이 영역에서 상기 제 2 스택 구조체를 관통하여 상기 제 1 수직 채널홀을 노출시키는 제 2 수직 채널홀, 상기 제 2 수직 채널홀의 하부 직경은 상기 제 1 수직 채널홀의 상부 직경 보다 작으며; 그리고 상기 제 1 수직 채널홀 안에서 상기 제 2 스택 구조체의 하부면에 인접하는 버퍼 패턴을 포함한다.