판독 레벨 캘리브레이션 기능을 갖는 메모리 디바이스

판독 레벨 캘리브레이션 기능을 갖는 메모리 디바이스들 및 시스템들의 여러 실시 예가 개시된다. 일 실시 예에서, 메모리 디바이스는 적어도 하나의 메모리 영역 및 캘리브레이션 회로를 갖는 메인 메모리에 작동 가능하게 결합되는 제어기를 포함한다. 캘리브레이션 회로는 적어도 하나의 메모리 영역에 작동 가능하게 결합되고 적어도 하나의 메모리 영역의 판독 레벨 신호에 대응하는 판독 레벨 오프셋 값을 결정하도록 구성된다. 일부 실시 예에서, 캘리브레이션 회로는 메인 메모리 내부에서 판독 레벨 오프셋 값을 획득하도록 구성된다. 캘리브레이션 회로...

Ausführliche Beschreibung

Bibliographische Detailangaben

Hauptverfasser:	MILLER MICHAEL G, AWUSIE ROLAND J, MUCHHERLA KISHORE KUMAR, SINGIDI HARISH R, PADILLA RENATO C, HOEI JUNG SHENG, FEI PENG, BESINGA GARY F, ALSASUA GIANNI S
Format:	Patent
Sprache:	kor
Schlagworte:	CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING INFORMATION STORAGE PHYSICS STATIC STORES
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!