판독 레벨 캘리브레이션 기능을 갖는 메모리 디바이스

판독 레벨 캘리브레이션 기능을 갖는 메모리 디바이스들 및 시스템들의 여러 실시 예가 개시된다. 일 실시 예에서, 메모리 디바이스는 적어도 하나의 메모리 영역 및 캘리브레이션 회로를 갖는 메인 메모리에 작동 가능하게 결합되는 제어기를 포함한다. 캘리브레이션 회로는 적어도 하나의 메모리 영역에 작동 가능하게 결합되고 적어도 하나의 메모리 영역의 판독 레벨 신호에 대응하는 판독 레벨 오프셋 값을 결정하도록 구성된다. 일부 실시 예에서, 캘리브레이션 회로는 메인 메모리 내부에서 판독 레벨 오프셋 값을 획득하도록 구성된다. 캘리브레이션 회로는 판독 레벨 오프셋 값을 제어기에 출력하도록 더 구성된다. Several embodiments of memory devices and systems with read level calibration are disclosed herein. In one embodiment, a memory device includes a controller operably coupled to a main memory having at least one memory region and calibration circuitry. The calibration circuitry is operably coupled to the at least one memory region and is configured to determine a read level offset value corresponding to a read level signal of the at least one memory region. In some embodiments, the calibration circuitry is configured to obtain the read level offset value internal to the main memory. The calibration circuitry is further configured to output the read level offset value to the controller.