SEMICONDUCTOR PACKAGE HAVING SYMMETRICALLY ARRANGED POWER TERMINALS AND METHOD FOR PRODUCING SAME

A semiconductor package with a double-sided cooling structure includes: an upper electrically conductive element having an outwardly exposed metal surface; a lower carrier substrate having an upper electrically conductive layer, a lower electrically conductive layer having an outwardly exposed surface, and an electrical insulation layer arranged between the upper electrically conductive layer and the lower electrically conductive layer; a first electrically conductive spacer arranged between the upper electrically conductive element and the upper electrically conductive layer; at least one power semiconductor chip arranged between the upper electrically conductive element and the upper electrically conductive layer; a second electrically conductive spacer arranged between the upper electrically conductive element and the power semiconductor chip; and a first, a second and a third power terminal arranged along a first side of the semiconductor package. The second power terminal is arranged between the first power terminal and the third power terminal. The first power terminal and the third power terminal are configured to apply a first supply voltage. The second power terminal is configured to apply a second supply voltage. The present invention can increase the performance of inverters. 양면 냉각 구조를 갖는 반도체 패키지는 외부로 노출된 금속 표면을 갖는 상부 전기 전도성 요소와, 상부 전기 전도성 층, 외부로 노출된 표면을 갖는 하부 전기 전도성 층, 및 상부 전기 전도성 층과 하부 전기 전도성 층 사이에 배열된 전기 절연 층을 갖는 하부 캐리어 기판과, 상부 전기 전도성 요소와 상부 전기 전도성 층 사이에 배열된 제1 전기 전도성 스페이서와, 상부 전기 전도성 요소와 상부 전기 전도성 층 사이에 배열된 적어도 하나의 전력 반도체 칩과, 상부 전기 전도성 요소와 전력 반도체 칩 사이에 배열된 제2 전기 전도성 스페이서와, 반도체 패키지의 제1 측면을 따라 배열된 제1, 제 2 및 제3 전원 단자를 포함하되, 제2 전원 단자는 제1 전원 단자와 제3 전원 단자 사이에 배열되고, 제1 전원 단자 및 제3 전원 단자는 제1 공급 전압을 인가하도록 구성되고, 제2 전원 단자는 제2 공급 전압을 인가하도록 구성된다.