SEMICONDUCTOR DEVICE AND METHOD MANUFACTURING THE SAME

According to an embodiment of the present invention, a semiconductor device includes an n- type layer positioned on a first surface of an n+ type silicon carbide substrate, a p- type region, a p type region, an n+ type region, and a p+ region disposed in an upper part in the n- type layer, a gate region and a source electrode positioned on the n- type layer and insulated from each other, and a drain electrode positioned on a second surface of the n+ type silicon carbide substrate. The source electrode is in contact with the p- type region, the n+ type region and the p+ type region, and the source electrode includes an ohmic junction region position at a contact portion of the source electrode and the n+ type region and a contact portion of a source region and the p+ type region, and a Schottky junction region position at a contact portion of the source electrode and the p- type region. 본 발명의 일 실시예에 따른 반도체 소자는 n+형 탄화 규소 기판의 제1면에 위치하는 n-형층, 상기 n-형층 내의 상부에 위치하는 p-형 영역, p형 영역, n+형 영역 및 p+형 영역, 상기 n-형층 위에 위치하며, 서로 절연되어 있는 게이트 전극 및 소스 전극, 그리고 상기 n+형 탄화 규소 기판의 제2면에 위치하는 드레인 전극을 포함하고, 상기 소스 전극은 상기 p-형 영역, 상기 n+형 영역 및 상기 p+형 영역과 접촉하고, 상기 소스 전극은 상기 소스 전극과 상기 n+형 영역의 접촉 부분 및 상기 소스 영역과 상기 p+형 영역의 접촉 부분에 위치하는 오믹 접합 영역과 상기 소스 전극과 상기 p-형 영역의 접촉 부분에 위치하는 쇼트키 접합 영역을 포함한다.