랩-어라운드 콘택들을 제조하기 위한 금속 화학 기상 증착 접근법들 및 결과 구조들

랩-어라운드 콘택들을 제조하기 위한 금속 화학 기상 증착 접근법들, 및 랩-어라운드 금속 콘택들을 갖는 반도체 구조들이 설명된다. 예에서, 집적 회로 구조가 기판 위의 반도체 피처를 포함한다. 상기 반도체 피처 위에 유전체 층이 있고, 상기 유전체 층은 상기 반도체 피처의 일부를 노출시키는 트렌치를 가지며, 그 일부는 평평하지 않은 토포그래피를 갖는다. 상기 반도체 피처의 일부 바로 위에 금속 콘택 재료가 있다. 상기 금속 콘택 재료는 상기 반도체 피처의 일부의 평평하지 않은 토포그래피와 등각이다. 상기 금속 콘택 재료는 95% 이...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: BERGSTROM DANIEL B, LEIB JEFFREY S, WIEGAND CHRISTOPHER J
Format: Patent
Sprache:kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator BERGSTROM DANIEL B
LEIB JEFFREY S
WIEGAND CHRISTOPHER J
description 랩-어라운드 콘택들을 제조하기 위한 금속 화학 기상 증착 접근법들, 및 랩-어라운드 금속 콘택들을 갖는 반도체 구조들이 설명된다. 예에서, 집적 회로 구조가 기판 위의 반도체 피처를 포함한다. 상기 반도체 피처 위에 유전체 층이 있고, 상기 유전체 층은 상기 반도체 피처의 일부를 노출시키는 트렌치를 가지며, 그 일부는 평평하지 않은 토포그래피를 갖는다. 상기 반도체 피처의 일부 바로 위에 금속 콘택 재료가 있다. 상기 금속 콘택 재료는 상기 반도체 피처의 일부의 평평하지 않은 토포그래피와 등각이다. 상기 금속 콘택 재료는 95% 이상의 단일 금속 종을 포함하는 총 원자 조성을 갖는다. Metal chemical vapor deposition approaches for fabricating wrap-around contacts, and semiconductor structures having wrap-around metal contacts, are described. In an example, an integrated circuit structure includes a semiconductor feature above a substrate. A dielectric layer is over the semiconductor feature, the dielectric layer having a trench exposing a portion of the semiconductor feature, the portion having a non-flat topography. A metallic contact material is directly on the portion of the semiconductor feature. The metallic contact material is conformal with the non-flat topography of the portion of the semiconductor feature. The metallic contact material has a total atomic composition including 95% or greater of a single metal species.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20190126073A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20190126073A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20190126073A3</originalsourceid><addsrcrecordid>eNrjZMh_PW-l7ptpW17P3fNm1pbXk-covNk7423z3NeTl7yZ26LwZsGcNws3vJ0649WODQpv5rS8nTpH4dWOjjdtvQpvZ055O3UmkLfhTXOjwptlc99sWAlUP_HV9j2vN00F6ld4vaFf4dWmDa8271F4tXUN0BygIA8Da1piTnEqL5TmZlB2cw1x9tBNLciPTy0uSExOzUstifcOMjIwtDQwNDIzMDd2NCZOFQB70GOQ</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>랩-어라운드 콘택들을 제조하기 위한 금속 화학 기상 증착 접근법들 및 결과 구조들</title><source>esp@cenet</source><creator>BERGSTROM DANIEL B ; LEIB JEFFREY S ; WIEGAND CHRISTOPHER J</creator><creatorcontrib>BERGSTROM DANIEL B ; LEIB JEFFREY S ; WIEGAND CHRISTOPHER J</creatorcontrib><description>랩-어라운드 콘택들을 제조하기 위한 금속 화학 기상 증착 접근법들, 및 랩-어라운드 금속 콘택들을 갖는 반도체 구조들이 설명된다. 예에서, 집적 회로 구조가 기판 위의 반도체 피처를 포함한다. 상기 반도체 피처 위에 유전체 층이 있고, 상기 유전체 층은 상기 반도체 피처의 일부를 노출시키는 트렌치를 가지며, 그 일부는 평평하지 않은 토포그래피를 갖는다. 상기 반도체 피처의 일부 바로 위에 금속 콘택 재료가 있다. 상기 금속 콘택 재료는 상기 반도체 피처의 일부의 평평하지 않은 토포그래피와 등각이다. 상기 금속 콘택 재료는 95% 이상의 단일 금속 종을 포함하는 총 원자 조성을 갖는다. Metal chemical vapor deposition approaches for fabricating wrap-around contacts, and semiconductor structures having wrap-around metal contacts, are described. In an example, an integrated circuit structure includes a semiconductor feature above a substrate. A dielectric layer is over the semiconductor feature, the dielectric layer having a trench exposing a portion of the semiconductor feature, the portion having a non-flat topography. A metallic contact material is directly on the portion of the semiconductor feature. The metallic contact material is conformal with the non-flat topography of the portion of the semiconductor feature. The metallic contact material has a total atomic composition including 95% or greater of a single metal species.</description><language>kor</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2019</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20191108&amp;DB=EPODOC&amp;CC=KR&amp;NR=20190126073A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,309,782,887,25571,76555</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20191108&amp;DB=EPODOC&amp;CC=KR&amp;NR=20190126073A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>BERGSTROM DANIEL B</creatorcontrib><creatorcontrib>LEIB JEFFREY S</creatorcontrib><creatorcontrib>WIEGAND CHRISTOPHER J</creatorcontrib><title>랩-어라운드 콘택들을 제조하기 위한 금속 화학 기상 증착 접근법들 및 결과 구조들</title><description>랩-어라운드 콘택들을 제조하기 위한 금속 화학 기상 증착 접근법들, 및 랩-어라운드 금속 콘택들을 갖는 반도체 구조들이 설명된다. 예에서, 집적 회로 구조가 기판 위의 반도체 피처를 포함한다. 상기 반도체 피처 위에 유전체 층이 있고, 상기 유전체 층은 상기 반도체 피처의 일부를 노출시키는 트렌치를 가지며, 그 일부는 평평하지 않은 토포그래피를 갖는다. 상기 반도체 피처의 일부 바로 위에 금속 콘택 재료가 있다. 상기 금속 콘택 재료는 상기 반도체 피처의 일부의 평평하지 않은 토포그래피와 등각이다. 상기 금속 콘택 재료는 95% 이상의 단일 금속 종을 포함하는 총 원자 조성을 갖는다. Metal chemical vapor deposition approaches for fabricating wrap-around contacts, and semiconductor structures having wrap-around metal contacts, are described. In an example, an integrated circuit structure includes a semiconductor feature above a substrate. A dielectric layer is over the semiconductor feature, the dielectric layer having a trench exposing a portion of the semiconductor feature, the portion having a non-flat topography. A metallic contact material is directly on the portion of the semiconductor feature. The metallic contact material is conformal with the non-flat topography of the portion of the semiconductor feature. The metallic contact material has a total atomic composition including 95% or greater of a single metal species.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2019</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZMh_PW-l7ptpW17P3fNm1pbXk-covNk7423z3NeTl7yZ26LwZsGcNws3vJ0649WODQpv5rS8nTpH4dWOjjdtvQpvZ055O3UmkLfhTXOjwptlc99sWAlUP_HV9j2vN00F6ld4vaFf4dWmDa8271F4tXUN0BygIA8Da1piTnEqL5TmZlB2cw1x9tBNLciPTy0uSExOzUstifcOMjIwtDQwNDIzMDd2NCZOFQB70GOQ</recordid><startdate>20191108</startdate><enddate>20191108</enddate><creator>BERGSTROM DANIEL B</creator><creator>LEIB JEFFREY S</creator><creator>WIEGAND CHRISTOPHER J</creator><scope>EVB</scope></search><sort><creationdate>20191108</creationdate><title>랩-어라운드 콘택들을 제조하기 위한 금속 화학 기상 증착 접근법들 및 결과 구조들</title><author>BERGSTROM DANIEL B ; LEIB JEFFREY S ; WIEGAND CHRISTOPHER J</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20190126073A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>kor</language><creationdate>2019</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>BERGSTROM DANIEL B</creatorcontrib><creatorcontrib>LEIB JEFFREY S</creatorcontrib><creatorcontrib>WIEGAND CHRISTOPHER J</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>BERGSTROM DANIEL B</au><au>LEIB JEFFREY S</au><au>WIEGAND CHRISTOPHER J</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>랩-어라운드 콘택들을 제조하기 위한 금속 화학 기상 증착 접근법들 및 결과 구조들</title><date>2019-11-08</date><risdate>2019</risdate><abstract>랩-어라운드 콘택들을 제조하기 위한 금속 화학 기상 증착 접근법들, 및 랩-어라운드 금속 콘택들을 갖는 반도체 구조들이 설명된다. 예에서, 집적 회로 구조가 기판 위의 반도체 피처를 포함한다. 상기 반도체 피처 위에 유전체 층이 있고, 상기 유전체 층은 상기 반도체 피처의 일부를 노출시키는 트렌치를 가지며, 그 일부는 평평하지 않은 토포그래피를 갖는다. 상기 반도체 피처의 일부 바로 위에 금속 콘택 재료가 있다. 상기 금속 콘택 재료는 상기 반도체 피처의 일부의 평평하지 않은 토포그래피와 등각이다. 상기 금속 콘택 재료는 95% 이상의 단일 금속 종을 포함하는 총 원자 조성을 갖는다. Metal chemical vapor deposition approaches for fabricating wrap-around contacts, and semiconductor structures having wrap-around metal contacts, are described. In an example, an integrated circuit structure includes a semiconductor feature above a substrate. A dielectric layer is over the semiconductor feature, the dielectric layer having a trench exposing a portion of the semiconductor feature, the portion having a non-flat topography. A metallic contact material is directly on the portion of the semiconductor feature. The metallic contact material is conformal with the non-flat topography of the portion of the semiconductor feature. The metallic contact material has a total atomic composition including 95% or greater of a single metal species.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language kor
recordid cdi_epo_espacenet_KR20190126073A
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title 랩-어라운드 콘택들을 제조하기 위한 금속 화학 기상 증착 접근법들 및 결과 구조들
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-04T23%3A52%3A47IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=BERGSTROM%20DANIEL%20B&rft.date=2019-11-08&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20190126073A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true