Semiconductor device and Method for fabricating thereof

The present invention provides a semiconductor device with improved operating performance and a manufacturing method thereof. The manufacturing method of a semiconductor device comprises: forming a lower wire; forming an etching prevention film on the lower wire; forming an interlayer insulation film covering the lower wire and the etching prevention film; forming a via exposing an upper surface of the etching prevention film on the interlayer insulation film, wherein the via includes a lower portion and an upper portion positioned on the lower portion; forming a first filler in the via; forming a first filler pattern by etching back the first filler; forming a second filler on the first filler pattern in the via; forming a second filler pattern by etching back the second filler; etching the interlayer insulation film to form a trench, wherein the trench includes the upper portion of the via, and the first and the second filler pattern are etched while forming the trench to form a residual filler pattern; removing the residual filler pattern and the etching prevention film; and forming a wire structure electrically connected to the lower portion of the via and the lower wire in the trench. 반도체 장치 및 그 제조 방법이 제공된다. 상기 반도체 장치 제조 방법은 하부 배선을 형성하고, 상기 하부 배선 상에 식각 방지막을 형성하고, 상기 하부 배선 및 상기 식각 방지막을 덮는 층간 절연막을 형성하고, 상기 층간 절연막에 상기 식각 방지막의 상면을 노출시키는 비아를 형성하되, 상기 비아는 하부와, 상기 하부 상에 위치하는 상부를 포함하고, 상기 비아 내부에 제1 필러를 형성하고, 상기 제1 필러를 에치 백(etch back)하여 제1 필러 패턴을 형성하고, 상기 비아 내부에, 상기 제1 필러 패턴 상에 제2 필러를 형성하고, 상기 제2 필러를 에치 백하여 제2 필러 패턴을 형성하고, 상기 층간 절연막을 식각하여 트렌치를 형성하되, 상기 트렌치는 상기 비아의 상부를 포함하고, 상기 트렌치를 형성하는 동안 상기 제1 및 제2 필러 패턴은 식각되어 잔여 필러 패턴을 형성하고, 상기 잔여 필러 패턴 및 상기 식각 방지막을 제거하고, 상기 비아의 하부 및 상기 트렌치 내에 상기 하부 배선과 전기적으로 연결되는 배선 구조체를 형성하는 것을 포함한다.