3 3-D semiconductor device and mehtod of fabricating the same

According to the present invention, a method of manufacturing a 3D semiconductor device comprises: a step of providing a CMOS device; and a step of forming a membrane gate FET device which includes a pair of metal-silicon junction regions spaced apart from each other on a silicon substrate, a trench pattern covering at least a portion of the metal-silicon junction region on the silicon substrate and exposing a pair of the metal-silicon junction regions, and a membrane gate disposed to cover a trench space on the trench pattern for vacuum insulation into the trench space of the trench pattern, on the CMOS device. It is possible to provide a 3D semiconductor device with a CMOS device and a low temperature process based membrane gate FET device. 본 발명의 3차원 반도체 소자의 제조방법은 CMOS 소자를 제공하는 단계; 및 상기 CMOS 소자 상에, 실리콘 기판에 서로 이격되어 배치된 한 쌍의 금속-실리콘 접합 영역, 상기 실리콘 기판 상에 상기 금속-실리콘 접합 영역의 적어도 일부를 덮고 상기 한 쌍의 금속-실리콘 접합 영역 사이를 노출시킬 트렌치 패턴, 상기 트렌치 패턴의 트렌치 공간으로 진공 절연되도록 상기 트렌치 패턴 상에 상기 트렌치 공간을 덮도록 배치된 멤브레인 게이트를 포함하는, 멤브레인 게이트 FET 소자를 형성하는 단계;를 포함한다.