MEMORY DEVICE AND OPERATING METHOD THEREOF

The present technology relates to an electronic device, and more specifically, to a memory device including: a plurality of source selection transistors accumulated in a direction orthogonal to a substrate; a plurality of memory cells; and a plurality of cell strings individually including a plurality of drain selection transistors. The present invention also pertains to an operating method having improved threshold voltage dispersion of selection transistors, comprising: a step of performing a first program action to program at least one or more source selection transistors connected to a first source selection line adjacent to a common source line among the plurality of source selection transistors by using a fixated program voltage; and a step of performing a second program action to, after the first program action is completed, program at least one or more source selection transistors connected to a second source selection line adjacent to the first source selection line among the plurality of source selection transistors in an incremental step pulse program (ISPP) method. 본 기술은 전자 장치에 관한 것으로, 기판과 수직한 방향으로 적층된 복수의 소스 선택 트랜지스터들, 복수의 메모리 셀들 및 복수의 드레인 선택 트랜지스터들을 각각 포함하는 복수의 셀 스트링들을 포함하는 메모리 장치의 본 기술에 따른 개선된 선택 트랜지스터들의 문턱전압 분포를 갖는 동작 방법은, 상기 복수의 소스 선택 트랜지스터들 중 공통 소스 라인에 인접한 제1 소스 선택 라인에 연결된 적어도 하나 이상의 소스 선택 트랜지스터들을 고정된 프로그램 전압을 이용하여 프로그램 하는 제1 프로그램 동작을 수행하는 단계 및 상기 제1 프로그램 동작 완료 후, 상기 복수의 소스 선택 트랜지스터들 중 상기 제1 소스 선택 라인에 인접한 제2 소스 선택 라인에 연결된 적어도 하나 이상의 소스 선택 트랜지스터들을 증가형 스텝 펄스 프로그램(Incremental Step Pulse Program, ISPP) 방식으로 프로그램 하는 제2 프로그램 동작을 수행하는 단계를 포함한다.