SEMICONDUCTOR DEVICE

According to one embodiment of the present invention, a semiconductor device comprises: a substrate; an n- type layer; an n+ type region; a p type region; a p+ type region; a gate insulating film; a gate electrode; a source electrode; and a drain electrode. The n+ type region is located on left and right sides of the n- type layer on a plane. The p+ type region is located on an outer surface of the n+ type region on a plane. The p- type region is located on an inner surface of the n+ type region on a plane. The n+ type region and p+ type region have a planar stripe shape. The p- type region is spaced apart by a predetermined interval along a longitudinal direction of the n+ type region on a plane. 본 발명의 일 실시예에 따른 반도체 소자는 기판, n- 형층, n+ 형 영역, p형 영역, p+ 형 영역, 게이트 절연막, 게이트 전극, 소스 전극 및 드레인 전극을 포함하고, 평면상 상기 n- 형층의 좌측 및 우측에 각각 상기 n+ 형 영역이 위치하고, 상기 p+ 형 영역은 평면상 상기 n+ 형 영역의 외측면에 위치하고, 상기 p형 영역은 평면상 상기 n+ 형 영역의 내측면에 위치하고, 상기 n+ 형 영역 및 상기 p+ 형 영역은 평면상 줄무늬 형태를 가지고, 상기 p형 영역은 평면상 상기 n+ 형 영역의 길이 방향을 따라 소정의 간격만큼 이격된다.