MOSFET LOGIC CELL FORMED OF A RADIANT MOSFETMETAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR

Provided is a logic cell formed of at least one metal oxide semiconductor field effect transistor (MOSFET), comprising: an I-gate N-type MOSFET in which an N+ layer, and a plurality of P+ layers formed at both side surfaces of the N+ layer or around an upper and a lower side surface of the N+ layer...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KIM JONGYEOL, LEE MINWOONG, CHO SEONGIK, LEE NAMHO, JEONG SANGHUN, HWANG YOUNGGWAN
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator KIM JONGYEOL
LEE MINWOONG
CHO SEONGIK
LEE NAMHO
JEONG SANGHUN
HWANG YOUNGGWAN
description Provided is a logic cell formed of at least one metal oxide semiconductor field effect transistor (MOSFET), comprising: an I-gate N-type MOSFET in which an N+ layer, and a plurality of P+ layers formed at both side surfaces of the N+ layer or around an upper and a lower side surface of the N+ layer are included, a plurality of I-gates physically separating each of the P+ layers from the N+ layer are included, a P-active layer formed on the P+ layer is extended to a portion of the N+ layer, and an N-active layer is formed on the N+ active layer to be adjacent to the extended P-active layer; and at least one commercial P-type MOSFET adjacent to the I-gate N-type MOSFET. A size of the N-active layer of the I-gate N-type MOSFET is formed to be identical to that of the commercial N-type MOSFET such that the logic cell has the same channel size with the commercial logic cell. 적어도 하나의 MOSFET(METAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR)으로 형성되는 로직 셀(Logic cell)에 있어서, N+ 레이어와, 상기 N+ 레이어의 양 측면 또는 상하 측면 주변에 형성되는 복수의 P+ 레이어를 포함하고, 각 P+ 레이어와 상기 N+ 레이어 사이를 물리적으로 격리시키는 복수의 I-게이트를 포함하며, 상기 P+ 레이어 상에 형성된 P 액티브 레이어가 상기 N+ 레이어의 일부까지 확장되고, 확장된 P 액티브 레이어에 인접하게 상기 N+ 레이어 상에 형성되는 N 액티브 레이어가 형성되는 I gate N형 MOSFET과, 상기 I gate N형 MOSFET 과 인접한 적어도 하나의 상용 P형 MOSFET을 포함하여 형성되며, 상기 로직 셀은, 상기 I gate N형 MOSFET의 상기 N 액티브 레이어 크기가 상용공정의 N형 MOSFET의 N 액티브 레이어의 크기와 동일하게 형성되어, 상용공정의 로직 셀(logic cell) 채널 사이즈와 동일한 채널 사이즈를 가지는 것을 특징으로 한다.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20190059052A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20190059052A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20190059052A3</originalsourceid><addsrcrecordid>eNqNjLEKwjAQQLs4iPoPB85CrHToGJI7PUxykKTgIqVInEQL9f-xoB_g9ODxeMvq6iURZnByZAMGnQOS6NGCEGiI2rIOGb6Vx6wdyIUtQkLPRoLtTJYIxOgsIBGaDDnqkDjNfl0t7sNjKpsfV9V23pjTroyvvkzjcCvP8u7PsVb7VqmmVU2tD_9VH46eM1c</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>MOSFET LOGIC CELL FORMED OF A RADIANT MOSFETMETAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR</title><source>esp@cenet</source><creator>KIM JONGYEOL ; LEE MINWOONG ; CHO SEONGIK ; LEE NAMHO ; JEONG SANGHUN ; HWANG YOUNGGWAN</creator><creatorcontrib>KIM JONGYEOL ; LEE MINWOONG ; CHO SEONGIK ; LEE NAMHO ; JEONG SANGHUN ; HWANG YOUNGGWAN</creatorcontrib><description>Provided is a logic cell formed of at least one metal oxide semiconductor field effect transistor (MOSFET), comprising: an I-gate N-type MOSFET in which an N+ layer, and a plurality of P+ layers formed at both side surfaces of the N+ layer or around an upper and a lower side surface of the N+ layer are included, a plurality of I-gates physically separating each of the P+ layers from the N+ layer are included, a P-active layer formed on the P+ layer is extended to a portion of the N+ layer, and an N-active layer is formed on the N+ active layer to be adjacent to the extended P-active layer; and at least one commercial P-type MOSFET adjacent to the I-gate N-type MOSFET. A size of the N-active layer of the I-gate N-type MOSFET is formed to be identical to that of the commercial N-type MOSFET such that the logic cell has the same channel size with the commercial logic cell. 적어도 하나의 MOSFET(METAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR)으로 형성되는 로직 셀(Logic cell)에 있어서, N+ 레이어와, 상기 N+ 레이어의 양 측면 또는 상하 측면 주변에 형성되는 복수의 P+ 레이어를 포함하고, 각 P+ 레이어와 상기 N+ 레이어 사이를 물리적으로 격리시키는 복수의 I-게이트를 포함하며, 상기 P+ 레이어 상에 형성된 P 액티브 레이어가 상기 N+ 레이어의 일부까지 확장되고, 확장된 P 액티브 레이어에 인접하게 상기 N+ 레이어 상에 형성되는 N 액티브 레이어가 형성되는 I gate N형 MOSFET과, 상기 I gate N형 MOSFET 과 인접한 적어도 하나의 상용 P형 MOSFET을 포함하여 형성되며, 상기 로직 셀은, 상기 I gate N형 MOSFET의 상기 N 액티브 레이어 크기가 상용공정의 N형 MOSFET의 N 액티브 레이어의 크기와 동일하게 형성되어, 상용공정의 로직 셀(logic cell) 채널 사이즈와 동일한 채널 사이즈를 가지는 것을 특징으로 한다.</description><language>eng ; kor</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2019</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20190530&amp;DB=EPODOC&amp;CC=KR&amp;NR=20190059052A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,778,883,25547,76298</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20190530&amp;DB=EPODOC&amp;CC=KR&amp;NR=20190059052A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>KIM JONGYEOL</creatorcontrib><creatorcontrib>LEE MINWOONG</creatorcontrib><creatorcontrib>CHO SEONGIK</creatorcontrib><creatorcontrib>LEE NAMHO</creatorcontrib><creatorcontrib>JEONG SANGHUN</creatorcontrib><creatorcontrib>HWANG YOUNGGWAN</creatorcontrib><title>MOSFET LOGIC CELL FORMED OF A RADIANT MOSFETMETAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR</title><description>Provided is a logic cell formed of at least one metal oxide semiconductor field effect transistor (MOSFET), comprising: an I-gate N-type MOSFET in which an N+ layer, and a plurality of P+ layers formed at both side surfaces of the N+ layer or around an upper and a lower side surface of the N+ layer are included, a plurality of I-gates physically separating each of the P+ layers from the N+ layer are included, a P-active layer formed on the P+ layer is extended to a portion of the N+ layer, and an N-active layer is formed on the N+ active layer to be adjacent to the extended P-active layer; and at least one commercial P-type MOSFET adjacent to the I-gate N-type MOSFET. A size of the N-active layer of the I-gate N-type MOSFET is formed to be identical to that of the commercial N-type MOSFET such that the logic cell has the same channel size with the commercial logic cell. 적어도 하나의 MOSFET(METAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR)으로 형성되는 로직 셀(Logic cell)에 있어서, N+ 레이어와, 상기 N+ 레이어의 양 측면 또는 상하 측면 주변에 형성되는 복수의 P+ 레이어를 포함하고, 각 P+ 레이어와 상기 N+ 레이어 사이를 물리적으로 격리시키는 복수의 I-게이트를 포함하며, 상기 P+ 레이어 상에 형성된 P 액티브 레이어가 상기 N+ 레이어의 일부까지 확장되고, 확장된 P 액티브 레이어에 인접하게 상기 N+ 레이어 상에 형성되는 N 액티브 레이어가 형성되는 I gate N형 MOSFET과, 상기 I gate N형 MOSFET 과 인접한 적어도 하나의 상용 P형 MOSFET을 포함하여 형성되며, 상기 로직 셀은, 상기 I gate N형 MOSFET의 상기 N 액티브 레이어 크기가 상용공정의 N형 MOSFET의 N 액티브 레이어의 크기와 동일하게 형성되어, 상용공정의 로직 셀(logic cell) 채널 사이즈와 동일한 채널 사이즈를 가지는 것을 특징으로 한다.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2019</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNjLEKwjAQQLs4iPoPB85CrHToGJI7PUxykKTgIqVInEQL9f-xoB_g9ODxeMvq6iURZnByZAMGnQOS6NGCEGiI2rIOGb6Vx6wdyIUtQkLPRoLtTJYIxOgsIBGaDDnqkDjNfl0t7sNjKpsfV9V23pjTroyvvkzjcCvP8u7PsVb7VqmmVU2tD_9VH46eM1c</recordid><startdate>20190530</startdate><enddate>20190530</enddate><creator>KIM JONGYEOL</creator><creator>LEE MINWOONG</creator><creator>CHO SEONGIK</creator><creator>LEE NAMHO</creator><creator>JEONG SANGHUN</creator><creator>HWANG YOUNGGWAN</creator><scope>EVB</scope></search><sort><creationdate>20190530</creationdate><title>MOSFET LOGIC CELL FORMED OF A RADIANT MOSFETMETAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR</title><author>KIM JONGYEOL ; LEE MINWOONG ; CHO SEONGIK ; LEE NAMHO ; JEONG SANGHUN ; HWANG YOUNGGWAN</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20190059052A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>2019</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>KIM JONGYEOL</creatorcontrib><creatorcontrib>LEE MINWOONG</creatorcontrib><creatorcontrib>CHO SEONGIK</creatorcontrib><creatorcontrib>LEE NAMHO</creatorcontrib><creatorcontrib>JEONG SANGHUN</creatorcontrib><creatorcontrib>HWANG YOUNGGWAN</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>KIM JONGYEOL</au><au>LEE MINWOONG</au><au>CHO SEONGIK</au><au>LEE NAMHO</au><au>JEONG SANGHUN</au><au>HWANG YOUNGGWAN</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>MOSFET LOGIC CELL FORMED OF A RADIANT MOSFETMETAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR</title><date>2019-05-30</date><risdate>2019</risdate><abstract>Provided is a logic cell formed of at least one metal oxide semiconductor field effect transistor (MOSFET), comprising: an I-gate N-type MOSFET in which an N+ layer, and a plurality of P+ layers formed at both side surfaces of the N+ layer or around an upper and a lower side surface of the N+ layer are included, a plurality of I-gates physically separating each of the P+ layers from the N+ layer are included, a P-active layer formed on the P+ layer is extended to a portion of the N+ layer, and an N-active layer is formed on the N+ active layer to be adjacent to the extended P-active layer; and at least one commercial P-type MOSFET adjacent to the I-gate N-type MOSFET. A size of the N-active layer of the I-gate N-type MOSFET is formed to be identical to that of the commercial N-type MOSFET such that the logic cell has the same channel size with the commercial logic cell. 적어도 하나의 MOSFET(METAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR)으로 형성되는 로직 셀(Logic cell)에 있어서, N+ 레이어와, 상기 N+ 레이어의 양 측면 또는 상하 측면 주변에 형성되는 복수의 P+ 레이어를 포함하고, 각 P+ 레이어와 상기 N+ 레이어 사이를 물리적으로 격리시키는 복수의 I-게이트를 포함하며, 상기 P+ 레이어 상에 형성된 P 액티브 레이어가 상기 N+ 레이어의 일부까지 확장되고, 확장된 P 액티브 레이어에 인접하게 상기 N+ 레이어 상에 형성되는 N 액티브 레이어가 형성되는 I gate N형 MOSFET과, 상기 I gate N형 MOSFET 과 인접한 적어도 하나의 상용 P형 MOSFET을 포함하여 형성되며, 상기 로직 셀은, 상기 I gate N형 MOSFET의 상기 N 액티브 레이어 크기가 상용공정의 N형 MOSFET의 N 액티브 레이어의 크기와 동일하게 형성되어, 상용공정의 로직 셀(logic cell) 채널 사이즈와 동일한 채널 사이즈를 가지는 것을 특징으로 한다.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; kor
recordid cdi_epo_espacenet_KR20190059052A
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title MOSFET LOGIC CELL FORMED OF A RADIANT MOSFETMETAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-16T10%3A17%3A33IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=KIM%20JONGYEOL&rft.date=2019-05-30&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20190059052A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true