MOSFET LOGIC CELL FORMED OF A RADIANT MOSFETMETAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR

Provided is a logic cell formed of at least one metal oxide semiconductor field effect transistor (MOSFET), comprising: an I-gate N-type MOSFET in which an N+ layer, and a plurality of P+ layers formed at both side surfaces of the N+ layer or around an upper and a lower side surface of the N+ layer...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KIM JONGYEOL, LEE MINWOONG, CHO SEONGIK, LEE NAMHO, JEONG SANGHUN, HWANG YOUNGGWAN
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Provided is a logic cell formed of at least one metal oxide semiconductor field effect transistor (MOSFET), comprising: an I-gate N-type MOSFET in which an N+ layer, and a plurality of P+ layers formed at both side surfaces of the N+ layer or around an upper and a lower side surface of the N+ layer are included, a plurality of I-gates physically separating each of the P+ layers from the N+ layer are included, a P-active layer formed on the P+ layer is extended to a portion of the N+ layer, and an N-active layer is formed on the N+ active layer to be adjacent to the extended P-active layer; and at least one commercial P-type MOSFET adjacent to the I-gate N-type MOSFET. A size of the N-active layer of the I-gate N-type MOSFET is formed to be identical to that of the commercial N-type MOSFET such that the logic cell has the same channel size with the commercial logic cell. 적어도 하나의 MOSFET(METAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR)으로 형성되는 로직 셀(Logic cell)에 있어서, N+ 레이어와, 상기 N+ 레이어의 양 측면 또는 상하 측면 주변에 형성되는 복수의 P+ 레이어를 포함하고, 각 P+ 레이어와 상기 N+ 레이어 사이를 물리적으로 격리시키는 복수의 I-게이트를 포함하며, 상기 P+ 레이어 상에 형성된 P 액티브 레이어가 상기 N+ 레이어의 일부까지 확장되고, 확장된 P 액티브 레이어에 인접하게 상기 N+ 레이어 상에 형성되는 N 액티브 레이어가 형성되는 I gate N형 MOSFET과, 상기 I gate N형 MOSFET 과 인접한 적어도 하나의 상용 P형 MOSFET을 포함하여 형성되며, 상기 로직 셀은, 상기 I gate N형 MOSFET의 상기 N 액티브 레이어 크기가 상용공정의 N형 MOSFET의 N 액티브 레이어의 크기와 동일하게 형성되어, 상용공정의 로직 셀(logic cell) 채널 사이즈와 동일한 채널 사이즈를 가지는 것을 특징으로 한다.