Memory device including a circuit for detecting word line defect which is independent from power supply voltage variation and operating method of the memory device

Provided is a memory apparatus with improved operation performance and reliability. The memory apparatus comprises: a memory cell array including a memory cell and a word line connected to the memory cell, a clock generator generating a first pumping clock signal from a system clock signal; a charge pump outputting a pumping voltage signal using a power supply voltage and the first pumping clock signal; a compensation circuit compensating a first reference clock signal in accordance with the variation of the power supply voltage and outputting the compensated first reference clock signal; and a pass-fail determination circuit determining whether the word line is defective by comparing the first pumping clock signal with the compensated first reference clock signal, while a pumping voltage signal is provided to the word line. 동작 성능과 신뢰성이 향상된 메모리 장치가 제공된다. 메모리 장치는, 메모리 셀과 메모리 셀에 접속된 워드 라인을 포함하는 메모리 셀 어레이, 시스템 클럭 신호로부터 제1 펌핑 클럭 신호를 생성하는 클럭 생성기, 전원 전압과 제1 펌핑 클럭 신호를 이용하여 펌핑 전압 신호를 출력하는 차지 펌프, 전원 전압의 변동에 따라 제1 기준 클럭 신호를 보상하여 보상된 제1 기준 클럭 신호를 출력하는 보상 회로, 및 펌핑 전압 신호가 워드 라인에 제공되는 동안, 제1 펌핑 클럭 신호와 보상된 제1 기준 클럭 신호와 비교하여 워드 라인의 결함 여부를 결정하는 패스-페일 결정 회로를 포함한다.