NON-VOLATILE MEMORY DEVICE AND SENSING METHOD THEREOF
According to an aspect of a technical idea of the present disclosure, provided is a sensing method of a nonvolatile memory apparatus which includes multi-level cells. The sensing method of the nonvolatile memory apparatus comprises the following steps: precharging a bit line and a sense-out node dur...
Gespeichert in:
Hauptverfasser: | , , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | According to an aspect of a technical idea of the present disclosure, provided is a sensing method of a nonvolatile memory apparatus which includes multi-level cells. The sensing method of the nonvolatile memory apparatus comprises the following steps: precharging a bit line and a sense-out node during a first precharge section; developing the sense-out node for the first develop time, sensing a first voltage level of the sense-out node to distinguish a first state of a selection memory cell; precharging the sense-out node to a second sense-out precharge voltage; and developing the sense-out node for the second develop time different from the first develop time, sensing a second voltage level of the sense-out node to distinguish a second state of the selection memory cell, wherein the second state of the selection memory cell is adjacent to the first state thereof.
본 개시의 기술적 사상의 일측면에 따른 멀티 레벨 셀들을 포함하는 비휘발성 메모리 장치의 센싱 방법은, 제1 프리차지 구간 동안 비트라인 및 센스아웃 노드를 프리차지 하는 단계, 제1 디벨롭 시간 동안 센스아웃 노드를 디벨롭 하고 센스아웃 노드의 제1 전압 레벨을 센싱하여 선택 메모리 셀의 제1 상태를 구별하는 단계, 센스아웃 노드를 제2 센스아웃 프리차지 전압으로 프리차지 하는 단계, 제1 디벨롭 시간과 상이한 제2 디벨롭 시간 동안 센스아웃 노드를 디벨롭하고 센스아웃 노드의 제2 전압 레벨을 센싱하여 선택 메모리 셀의 제1 상태와 이웃하는 제2 상태를 구별하는 단계를 포함할 수 있다. |
---|