클록 위상 생성을 위한 방법 및 장치

클록 위상 생성을 위한 방법, 비-일시적인 컴퓨터 판독가능 매체, 및 회로가 개시된다. 회로(100)는 주입 고정 오실레이터(102), 루프 제어기(116), 및 위상 보간기(108)를 포함한다. 주입 고정 오실레이터(102)는 주입 클록 신호(112)를 수신하기 위한 입력 및 고정된 클록 위상들의 세트를 포워딩하기 위한 출력을 포함한다. 루프 제어기(116)는 고정된 클록 위상들의 위상 분리 에러를 수신하기 위한 입력 및 위상 분리 에러로부터 도출된 공급 전압을 포워딩하기 위한 출력을 포함한다. 공급 전압은 주입 고정 오실레이터(102)의 프리 러닝 주파수를 주입 클록 신호(112)의 주파수에 매칭시킨다. 위상 보간기(108)는 주입 고정 오실레이터(102)로부터 고정된 클록 위상들의 세트를 직접 수신하기 위한 입력, 루프 제어기(116)로부터 공급 전압을 수신하기 위한 입력, 및 임의의 클록 위상을 포워딩하기 위한 출력을 포함한다. A method, non-transitory computer readable medium, and circuit for clock phase generation are disclosed. The circuit includes an injection locked oscillator, a loop controller, and a phase interpolator. The injection locked oscillator includes an input for receiving an injected clock signal and an output for forwarding a set of fixed clock phases. The loop controller includes an input for receiving a phase separation error of the fixed clock phases and an output for forwarding a supply voltage derived from the phase separation error. The supply voltage matches the free running frequency of the injection locked oscillator to a frequency of the injected clock signal. The phase interpolator includes an input for receiving the set of fixed clock phases directly from the injection locked oscillator, an input for receiving the supply voltage from the loop controller, and an output for forwarding an arbitrary clock phase.