PROCESSOR COMPUTING DEVICE COMPRISING THEREOF AND PROCESSOR LOW POWER MODE SELECTING METHOD

According to one aspect of the technical idea of the present disclosure, an application processor may comprise: at least one core; at least one first cache individually connected to each of the core and associated with operation of the core; a second cache associated with the operation of the core a...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KIM, JU HWAN, PARK, JONG LAE, LEE, DAE YEONG, HAM, DONG HYEON, PARK, BUM GYU
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:According to one aspect of the technical idea of the present disclosure, an application processor may comprise: at least one core; at least one first cache individually connected to each of the core and associated with operation of the core; a second cache associated with the operation of the core and having storage capacity larger than storage capacity of the first cache; a cache usage management unit generating a power control signal for power management of the application processor based on a cache hit rate of the second cache; and a power management unit determining a power state level of the application processor based on the power control signal and an expected idle time and controlling at least one core, at least one first cache, and at least one second cache based on the power state level. 본 개시의 기술적 사상의 일측면에 따른 애플리케이션 프로세서는, 적어도 하나의 코어, 적어도 하나의 코어에 각각 연결되고, 적어도 하나의 코어의 작업과 연계된 적어도 하나의 제1 캐시, 적어도 하나의 코어의 작업과 연계되고, 제1 캐시보다 저장 용량이 큰 제2 캐시, 제2 캐시의 캐시 히트율에 기초하여 애플리케이션 프로세서의 전력 관리를 위한 전력 제어 신호를 발생시키는 캐시 사용 관리부 및 전력 제어 신호 및 예상 아이들 시간에 기초하여 애플리케이션 프로세서의 전력 상태 레벨을 결정하고, 전력 상태 레벨을 기초로 적어도 하나의 코어, 적어도 하나의 제1 캐시 및 제2 캐시를 제어하는 전력 관리부를 포함할 수 있다.