MEMORY SYSTEM
The present invention relates to memory system including a plurality of memory devices capable of efficiently managing bad memory blocks. The memory system includes: a plurality of first memory devices each coupled to a first channel and including a plurality of first memory blocks; a plurality of s...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | The present invention relates to memory system including a plurality of memory devices capable of efficiently managing bad memory blocks. The memory system includes: a plurality of first memory devices each coupled to a first channel and including a plurality of first memory blocks; a plurality of second memory devices each coupled to a second channel and including a plurality of second memory blocks; a conversion unit for performing logical-to-physical address conversion on each of the first and second memory blocks to output first and second physical addresses, respectively; a first access controller suitable for controlling an access to the first memory blocks; a second access controller suitable for controlling an access to the second memory blocks; and a bad block controller suitable for selecting one between the first and second access controllers by comparing bad physical addresses corresponding to bad blocks included in each of the first and second memory devices with first and second physical addresses, respectively, corresponding to the first and second memory blocks, and transferring one of the first and second physical addresses and substitute physical addresses that replace the bad physical addresses.
본 기술은 다수의 메모리 장치를 포함하는 메모리 시스템에 관한 것으로서, 제1 채널(channel)에 연결되며, 각각 다수의 제1 메모리 블록들을 포함하는 다수의 제1 메모리 장치들; 제2 채널에 연결되며, 각각 다수의 제2 메모리 블록들을 포함하는 다수의 제2 메모리 장치들; 상기 제1 및 제2 메모리 블록들 각각에 대해 논리-물리 주소변환을 수행하여 제1 및 제2 물리주소들을 각각 출력하는 변환부; 상기 제1 메모리 블록들에 대한 액세스 동작을 제어하는 제1 액세스 제어부, 및 상기 제2 메모리 블록들에 대한 액세스 동작을 제어하는 제2 액세스 제어부; 및 상기 제1 및 제2 메모리 장치들 각각에 포함된 배드블록들에 대응하는 배드물리주소들과 상기 제1 및 제2 물리주소들의 비교결과에 따라 상기 제1 및 제2 액세스 제어부 중 어느 하나를 선택하여 상기 제1 및 제2 물리주소들과 상기 배드물리주소들을 대체하는 대체물리주소들 중 어느 하나를 전달하는 배드블록 관리부를 포함한다. |
---|