SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
According to one embodiment of the present invention, a semiconductor device to ease the process management comprises: a substrate; an n-type transistor including a first bonding region located on the substrate, a first channel region located on the first bonding region, a second bonding region loca...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | According to one embodiment of the present invention, a semiconductor device to ease the process management comprises: a substrate; an n-type transistor including a first bonding region located on the substrate, a first channel region located on the first bonding region, a second bonding region located on the first channel region, and a first gate stack surrounding the first channel region; and a p-type transistor including a third bonding region located on the substrate, a second channel region located on the third bonding region, a fourth bonding region located on the second channel region, and a second gate stack surrounding the second channel region. The first and second channel regions are epi channel layers.
일 실시예에 따른 반도체 소자는 기판, 상기 기판 상에 위치하는 제1 접합 영역, 상기 제1 접합 영역 위에 위치하는 제1 채널 영역, 상기 제1 채널 영역 위에 위치하는 제2 접합 영역, 그리고 상기 제1 채널 영역을 둘러싸는 제1 게이트 스택을 포함하는 n 타입 트랜지스터, 그리고 상기 기판 상에 위치하는 제3 접합 영역, 상기 제3 접합 영역 위에 위치하는 제2 채널 영역, 상기 제2 채널 영역 위에 위치하는 제4 접합 영역, 그리고 상기 제2 채널 영역을 둘러싸는 제2 게이트 스택을 포함하는 p 타입 트랜지스터를 포함하고, 상기 제1 채널 영역과 상기 제2 채널 영역은 에피 채널층이다. |
---|