SYSTEM INTERCONNECT AND SYSTEM ON CHIP HAVING THE SAME

A system interconnect and a system on chip (SoC) having the same are disclosed. The SoC according to an embodiment of the present disclosure includes a bus matrix configured to connect a plurality of functional blocks; a monitor part for determining whether a jam or a delay occurs between at least one of the functional blocks and a bus and determining a functional block causing the jam or delay among the functional blocks; and a recovery signal generation part for providing a recovery signal to at least one of the functional blocks to resolve the jam or delay based on the determination of the monitor part. The operating performance of the system interconnect can be improved. 시스템 인터커넥트 및 이를 포함하는 SoC(System-on-Chip)가 개시된다. 본 개시의 실시예에 따른 SoC는, 복수의 기능 블록들 사이를 연결하기 위해 구성된 버스 매트릭스; 상기 기능 블록들 중 적어도 하나와 상기 버스 사이에 걸림 또는 지연 발생 여부를 판단하고, 상기 기능 블록들 중 상기 걸림 또는 지연을 유발한 기능 블록을 판별하는 모니터부; 및 상기 모니터부의 판단에 기초하여 상기 걸림 또는 지연을 해소하기 위한 복구 신호를 상기 기능 블록들 중 적어도 하나에 제공하는 복구 신호 생성부를 포함할 수 있다.