SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
A method for manufacturing a nonvolatile memory semiconductor device includes the steps of: forming a plurality of memory cells on a nonvolatile memory cell area of a semiconductor substrate; and forming a conductive layer on the plurality of memory cells. A first planarization layer of a planarizat...
Gespeichert in:
Hauptverfasser: | , , , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A method for manufacturing a nonvolatile memory semiconductor device includes the steps of: forming a plurality of memory cells on a nonvolatile memory cell area of a semiconductor substrate; and forming a conductive layer on the plurality of memory cells. A first planarization layer of a planarization material with viscosity of less than about 1.2 centipoises is formed on the plurality of memory cells. The upper area of the first planarization layer and the upper area of the conductive layer are removed by preforming a planarization operation on the first planarization layer and the conductive layer. Parts of the lower area of the conductive layer are completely removed between the plurality of memory cells. Accordingly, the present invention can provide a simplified process for planarizing a nonvolatile memory cell.
비휘발성 메모리 반도체 디바이스의 제조 방법은 반도체 기판의 비휘발성 메모리 셀 영역 상에 복수의 메모리 셀들을 형성하는 단계, 및 복수의 메모리 셀들 위에 도전층을 형성하는 단계를 포함한다. 약 1.2 센티포아즈(centipoise) 미만의 점도를 갖는 평탄화 물질의 제1 평탄화층이 복수의 메모리 셀들 위에 형성된다. 제1 평탄화층과 도전층에 대해 평탄화 작업을 수행하여, 제1 평탄화층의 상부 영역과 도전층의 상부 영역을 제거한다. 도전층의 하부 영역의 부분들은 메모리 셀들 사이에서 완전히 제거된다. |
---|