SEMICONDUCTOR DEVICE HAVING DICE LATCHES
The present technology discloses a semiconductor device capable of improving a soft error rate characteristic without increasing the overall area of dual interlocked storage cell (DICE) latches. The semiconductor device according to an embodiment of the present technology includes a first DICE latch...
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Patent |
| Sprache: | eng ; kor |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Zusammenfassung: | The present technology discloses a semiconductor device capable of improving a soft error rate characteristic without increasing the overall area of dual interlocked storage cell (DICE) latches. The semiconductor device according to an embodiment of the present technology includes a first DICE latch and a second DICE latch adjacent to the first DICE latch and sharing a partial region with the first DICE latch.
본 기술은 다이스 래치들의 전체 면적을 증가시키지 않으면서 소프트 에러 레이트(Soft Error Rate) 특성을 개선할 수 있는 반도체 장치를 개시한다. 본 기술의 일 실시 예에 따른 반도체 장치는 제 1 다이스(DICE) 래치 및 상기 제 1 다이스 래치와 이웃하게 배치되되, 상기 제 1 다이스 래치와 일부 영역을 공유하는 제 2 다이스 래치를 포함할 수 있다. |
|---|