MEMORY DEVICE AND MEMORY SYSTEM INCLUDING THE SAME

Provided are a memory device to perform transmission between memory ranks with ensured reliability; and a memory system including the same. According to the present invention, the memory device comprises: a first memory rank including one or more first memory chips; a first memory controller providing a command to the first memory rank; at least one data buffer buffering data inputted to/outputted from each of the one or more first memory chips; and a second memory rank connected to the first memory rank and including one or more second memory chips. The first memory rank provides the second memory controller with training data and a data strobe signal without passing through the data buffer in accordance with a data training command of the first memory controller, and the second memory controller determines a delay of the data strobe signal at which all training data is detected. 메모리 장치 및 이를 포함하는 메모리 시스템이 제공된다. 메모리 장치는 적어도 하나 이상의 제1 메모리 칩을 포함하는 제1 메모리 랭크, 상기 제1 메모리 랭크에 명령어를 제공하는 제1 메모리 컨트롤러, 상기 적어도 하나 이상의 제1 메모리 칩 각각에 입출력되는 데이터를 버퍼링하는 적어도 하나의 데이터 버퍼, 상기 제1 메모리 랭크와 연결되고, 적어도 하나 이상의 제2 메모리 칩을 포함하는 제2 메모리 랭크를 포함하되, 상기 제1 메모리 랭크는 상기 제1 메모리 컨트롤러의 데이터 트레이닝 명령에 따라 상기 데이터 버퍼를 경유하지 않고 상기 제2 메모리 컨트롤러로 트레이닝 데이터와 데이터 스트로브 신호를 제공하고, 상기 제2 메모리 컨트롤러는 상기 트레이닝 데이터가 모두 센싱되는 상기 데이터 스트로브 신호의 딜레이를 결정한다.