OTP OTP MEMORY DEVICE

The present invention relates to an OTP memory device, and more specifically, to an OTP memory device which efficiently drives a plurality of OTP memory cells arrayed in row and column directions. The OTP memory device comprises: an OTP memory cell array where the plurality of OTP memory cells driven by an external supply voltage (OTPV_IN) and including bit lines are arrayed in the row and column directions; a plurality of data input circuits respectively connected to the columns of the plurality of OTP memory cells to select a column of the plurality of OTP memory cells to which the supply voltage is to be applied; a column decoder connected to each column of the plurality of OTP memory cells to select a column of the plurality of OTP memory cells to which the supply voltage is to be applied; and a sense amplifier connected to the bit lines to perform a read operation of the plurality of OTP memory cells. Accordingly, in the OTP memory device, the plurality of OTP memory cells receiving the external supply voltage (OTPV_IN) and driven through the bit lines without a source line can be arrayed in the row and column directions. OTP 메모리 장치는 외부의 공급 전압(OTPV_IN)을 통해 구동되고 비트 라인을 포함하는 복수의 OTP 메모리 셀들이 행과 열 방향으로 어레이되는 OTP 메모리 셀 어레이, 상기 복수의 OTP 메모리 셀들의 열 각각과 연결되어 상기 공급 전압이 인가될 상기 복수의 OTP 메모리 셀들의 열을 선택하는 복수의 데이터 입력 회로들, 상기 복수의 OTP 메모리 셀들의 열 각각과 연결되어 상기 공급 전압이 인가될 상기 복수의 OTP 메모리 셀들의 열을 선택하는 컬럼 디코더 및 상기 비트 라인과 연결되어 상기 복수의 OTP 메모리 셀들의 리드 동작을 수행하는 감지 증폭기를 포함한다. 따라서, OTP 메모리 장치는 외부의 공급 전압(OTPV_IN)을 수신하고, 소스 라인 없이 비트 라인을 통해 구동되는 복수의 OTP 메모리 셀들이 행과 열 방향으로 어레이될 수 있다.