SEMICONDUCTOR DEVICE AND METHOD MANUFACTURING THE SAME
A semiconductor device according to an embodiment of the present invention includes: an n- type layer which is positioned on a first side of an n+ type silicon carbide substrate; first and second trenches which are positioned in the n- type layer and are separated from each other; an n+ type area wh...
Gespeichert in:
Hauptverfasser: | , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A semiconductor device according to an embodiment of the present invention includes: an n- type layer which is positioned on a first side of an n+ type silicon carbide substrate; first and second trenches which are positioned in the n- type layer and are separated from each other; an n+ type area which is positioned between a lateral side of the first trench and a lateral side of the second trench and is positioned on the n- type layer; a gate insulation film which is positioned in the first trench; a source insulation film which is positioned in the second trench; a gate electrode which is positioned on the gate insulation film; an oxide film which is positioned on the gate electrode; a source electrode which is positioned on the oxide film, the n+ type area, and the source insulation film; and a drain electrode which is positioned on a second surface of the n+ type silicon carbide substrate. The silicon carbide semiconductor device is provided to include an MOSFET area and a diode area.
본 발명의 일 실시예에 따른 반도체 소자는 n+형 탄화 규소 기판의 제1면에 위치하는 n-형층, 상기 n-형층에 위치하며 서로 이격되어 있는 제1 트렌치 및 제2 트렌치, 상기 제1 트렌치의 측면 및 상기 제2 트렌치의 측면 사이에 위치하며, 상기 n-형층 위에 위치하는 n+형 영역, 상기 제1 트렌치의 내부에 위치하는 게이트 절연막, 상기 제2 트렌치의 내부에 위치하는 소스 절연막, 상기 게이트 절연막 위에 위치하는 게이트 전극, 상기 게이트 전극 위에 위치하는 산화막, 상기 산화막, 상기 n+형 영역, 및 상기 소스 절연막 위에 위치하는 소스 전극, 그리고 상기 n+형 탄화 규소 기판의 제2면에 위치하는 드레인 전극을 포함한다. |
---|