DUPLEXING GATEWAY SYSTEM

본 발명은, 이더넷 선을 물리적으로 연결시 자동적으로 발생하게 되는 링크 형성 현상을 프로그램적으로 제어하여 네트워크 루프 형성을 막고 이중화를 구성한 이중화 게이트웨이 시스템에 관한 것으로, 본 발명의 일 실시예에 따른 이중화 게이트웨이 시스템은 네트워크에서 상위 서버와 하위 디바이스 간의 데이터 전송을 중계하는 제1 게이트웨이 및 제2 게이트웨이를 포함하고, 상기 제1 및 제2 게이트웨이는 각각 포트부를 구비하고, 상기 포트부는 상기 상위 서버와 상기 하위 디바이스에 연결되어 네트워크를 구성하며, 상기 제1 및 제2 게이트웨이...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
1. Verfasser:	CHOI, CHANG KUK
Format:	Patent
Sprache:	eng ; kor
Schlagworte:	ELECTRIC COMMUNICATION TECHNIQUE ELECTRICITY TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	본 발명은, 이더넷 선을 물리적으로 연결시 자동적으로 발생하게 되는 링크 형성 현상을 프로그램적으로 제어하여 네트워크 루프 형성을 막고 이중화를 구성한 이중화 게이트웨이 시스템에 관한 것으로, 본 발명의 일 실시예에 따른 이중화 게이트웨이 시스템은 네트워크에서 상위 서버와 하위 디바이스 간의 데이터 전송을 중계하는 제1 게이트웨이 및 제2 게이트웨이를 포함하고, 상기 제1 및 제2 게이트웨이는 각각 포트부를 구비하고, 상기 포트부는 상기 상위 서버와 상기 하위 디바이스에 연결되어 네트워크를 구성하며, 상기 제1 및 제2 게이트웨이 중 하나의 게이트웨이가 동작이 활성되면, 다른 하나의 게이트웨이는 해당 포트부의 동작을 차단하여 동작대기할 수 있다.