INSULATED GATE BIPOLAR TRANSISTOR

INSULATED GATE BIPOLAR TRANSISTOR

0.5um 깊이로 형성된 P+컬랙터 층; 상기 P+컬랙터 층의 상부에 100um 깊이로 형성된 N_drift 층; 상기 N_drift 층 상부 표면에 3.5um 깊이로 형성된 P_base 층; 상기 P_base 층 상부 표면에 0.8um 깊이로 형성된 P+ 층; 상기 P_base 층 상부에 1um 폭을 갖는 N+ 층; 및 상기 N_drift 층 상부에 4um 폭을 갖는 게이트 층 을 포함하는 절연 게이트 바이폴라 트랜지스터가 개시된다....

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: CHUNG, HUN SUK, LEE, JUNE HWAN, KANG, EY GOO, CHO, HAN JIN
Format: Patent
Sprache:eng ; kor
Schlagworte:
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator CHUNG, HUN SUK
LEE, JUNE HWAN
KANG, EY GOO
CHO, HAN JIN
description 0.5um 깊이로 형성된 P+컬랙터 층; 상기 P+컬랙터 층의 상부에 100um 깊이로 형성된 N_drift 층; 상기 N_drift 층 상부 표면에 3.5um 깊이로 형성된 P_base 층; 상기 P_base 층 상부 표면에 0.8um 깊이로 형성된 P+ 층; 상기 P_base 층 상부에 1um 폭을 갖는 N+ 층; 및 상기 N_drift 층 상부에 4um 폭을 갖는 게이트 층 을 포함하는 절연 게이트 바이폴라 트랜지스터가 개시된다.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20170113885A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20170113885A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20170113885A3</originalsourceid><addsrcrecordid>eNrjZFD09AsO9XEMcXVRcAeSCk6eAf4-jkEKIUGOfsGewSH-QTwMrGmJOcWpvFCam0HZzTXE2UM3tSA_PrW4IDE5NS-1JN47yMjA0NzA0NDYwsLU0Zg4VQCtuSM4</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>INSULATED GATE BIPOLAR TRANSISTOR</title><source>esp@cenet</source><creator>CHUNG, HUN SUK ; LEE, JUNE HWAN ; KANG, EY GOO ; CHO, HAN JIN</creator><creatorcontrib>CHUNG, HUN SUK ; LEE, JUNE HWAN ; KANG, EY GOO ; CHO, HAN JIN</creatorcontrib><description>0.5um 깊이로 형성된 P+컬랙터 층; 상기 P+컬랙터 층의 상부에 100um 깊이로 형성된 N_drift 층; 상기 N_drift 층 상부 표면에 3.5um 깊이로 형성된 P_base 층; 상기 P_base 층 상부 표면에 0.8um 깊이로 형성된 P+ 층; 상기 P_base 층 상부에 1um 폭을 갖는 N+ 층; 및 상기 N_drift 층 상부에 4um 폭을 갖는 게이트 층 을 포함하는 절연 게이트 바이폴라 트랜지스터가 개시된다.</description><language>eng ; kor</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2017</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20171013&amp;DB=EPODOC&amp;CC=KR&amp;NR=20170113885A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76290</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20171013&amp;DB=EPODOC&amp;CC=KR&amp;NR=20170113885A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>CHUNG, HUN SUK</creatorcontrib><creatorcontrib>LEE, JUNE HWAN</creatorcontrib><creatorcontrib>KANG, EY GOO</creatorcontrib><creatorcontrib>CHO, HAN JIN</creatorcontrib><title>INSULATED GATE BIPOLAR TRANSISTOR</title><description>0.5um 깊이로 형성된 P+컬랙터 층; 상기 P+컬랙터 층의 상부에 100um 깊이로 형성된 N_drift 층; 상기 N_drift 층 상부 표면에 3.5um 깊이로 형성된 P_base 층; 상기 P_base 층 상부 표면에 0.8um 깊이로 형성된 P+ 층; 상기 P_base 층 상부에 1um 폭을 갖는 N+ 층; 및 상기 N_drift 층 상부에 4um 폭을 갖는 게이트 층 을 포함하는 절연 게이트 바이폴라 트랜지스터가 개시된다.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2017</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZFD09AsO9XEMcXVRcAeSCk6eAf4-jkEKIUGOfsGewSH-QTwMrGmJOcWpvFCam0HZzTXE2UM3tSA_PrW4IDE5NS-1JN47yMjA0NzA0NDYwsLU0Zg4VQCtuSM4</recordid><startdate>20171013</startdate><enddate>20171013</enddate><creator>CHUNG, HUN SUK</creator><creator>LEE, JUNE HWAN</creator><creator>KANG, EY GOO</creator><creator>CHO, HAN JIN</creator><scope>EVB</scope></search><sort><creationdate>20171013</creationdate><title>INSULATED GATE BIPOLAR TRANSISTOR</title><author>CHUNG, HUN SUK ; LEE, JUNE HWAN ; KANG, EY GOO ; CHO, HAN JIN</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20170113885A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>2017</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>CHUNG, HUN SUK</creatorcontrib><creatorcontrib>LEE, JUNE HWAN</creatorcontrib><creatorcontrib>KANG, EY GOO</creatorcontrib><creatorcontrib>CHO, HAN JIN</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>CHUNG, HUN SUK</au><au>LEE, JUNE HWAN</au><au>KANG, EY GOO</au><au>CHO, HAN JIN</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>INSULATED GATE BIPOLAR TRANSISTOR</title><date>2017-10-13</date><risdate>2017</risdate><abstract>0.5um 깊이로 형성된 P+컬랙터 층; 상기 P+컬랙터 층의 상부에 100um 깊이로 형성된 N_drift 층; 상기 N_drift 층 상부 표면에 3.5um 깊이로 형성된 P_base 층; 상기 P_base 층 상부 표면에 0.8um 깊이로 형성된 P+ 층; 상기 P_base 층 상부에 1um 폭을 갖는 N+ 층; 및 상기 N_drift 층 상부에 4um 폭을 갖는 게이트 층 을 포함하는 절연 게이트 바이폴라 트랜지스터가 개시된다.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; kor
recordid cdi_epo_espacenet_KR20170113885A
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title INSULATED GATE BIPOLAR TRANSISTOR
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-03T11%3A38%3A53IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=CHUNG,%20HUN%20SUK&rft.date=2017-10-13&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20170113885A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true