UNIVERSAL PROCESS KIT

Embodiments described herein generally relate to a process kit suitable for use in a semiconductor process chamber that widens a processing window and reduces edge effects with respect to a single edge ring when compared to conventional process kits. A process kit generally includes an edge ring disposed about a semiconductor substrate in a plasma chamber and surrounding the periphery of the semiconductor substrate. A dimension of a gap between the substrate and the edge ring is less than about 1000 m, and a height difference between the substrate and the edge ring is less than about (+/-) 300 m. The resistivity of the ring is less than about 50 ohm-cm. 본원에서 설명되는 구현들은 일반적으로, 통상적인 프로세스 키트들과 비교하여, 단일 에지 링에 대해 프로세싱 윈도우를 넓히고, 에지 효과들을 감소시키는, 반도체 프로세스 챔버에서 사용하는데 적합한 프로세스 키트에 관한 것이다. 프로세스 키트는 일반적으로, 플라즈마 챔버에서 반도체 기판 근처에 그리고 그러한 반도체 기판의 둘레를 둘러싸도록 배치된 에지 링을 포함한다. 기판과 에지 링 사이의 갭의 치수는 약 1000 μm 미만이고, 기판과 에지 링 사이의 높이 차이는 약 (+/-) 300 μm 미만이다. 링의 저항률은 약 50 옴-cm 미만이다.