MULTI-CHANNEL IS TRANSMIT CONTROL SYSTEM AND METHOD
직렬 주변 장치 인터페이스는 I2S 송신 모드로 동작하도록 구성될 수 있다. 상기 인터페이스는: 데이터, 비트 클록 및 좌/우 클록 신호를 위해 외부 핀들과 연결된 송신 유닛; 복수의 메모리 라인들을 갖는 선입선출(FIFO; first-in-first-out) 버퍼; 및 2개의 메모리 라인들로부터 데이터 부분들을 판독하고 그것들을 송신 워드로 어셈블링하고 상기 어셈블링된 송신 워드를 상기 송신 유닛으로 포워딩하도록 동작 가능한 제어 유닛을 가지며, 상기 송신 유닛은 상기 어셈블링된 송신 워드를 상기 외부 데이터 핀을 통해 직렬로 송...
Gespeichert in:
| Hauptverfasser: | , , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; kor |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Zusammenfassung: | 직렬 주변 장치 인터페이스는 I2S 송신 모드로 동작하도록 구성될 수 있다. 상기 인터페이스는: 데이터, 비트 클록 및 좌/우 클록 신호를 위해 외부 핀들과 연결된 송신 유닛; 복수의 메모리 라인들을 갖는 선입선출(FIFO; first-in-first-out) 버퍼; 및 2개의 메모리 라인들로부터 데이터 부분들을 판독하고 그것들을 송신 워드로 어셈블링하고 상기 어셈블링된 송신 워드를 상기 송신 유닛으로 포워딩하도록 동작 가능한 제어 유닛을 가지며, 상기 송신 유닛은 상기 어셈블링된 송신 워드를 상기 외부 데이터 핀을 통해 직렬로 송신하도록 구성된다.
A serial peripheral interface is configurable to operate in a I2S transmission mode. The interface has a transmission unit connected with external pins for data, bit clock, and left/right clock signal, a first-in-first-out (FIFO) buffer with a plurality of memory lines, and a control unit operable to read data portions from two memory lines, to assemble them into a transmission word, and to forward the assembled transmission word to the transmission unit, wherein the transmission unit is configured to serially transmit the assembled transmission word through the external data pin. |
|---|