DYNAMIC SELECTION OF OUTPUT DELAY IN A MEMORY CONTROL DEVICE

일례로, 메모리 제어 디바이스(104)는, 출력 회로(310), 출력 지연 유닛(312), 및 기록-레벨화 제어기(302)를 포함한다. 출력 회로는, 복수의 랭크들을 갖는 SDRAM(synchronous dynamic random access memory) 시스템(106)에 대한 데이터 신호 또는 데이터 스트로브 신호를 포함하는 출력 신호를 제공하기 위해 결합된다. 출력 지연 유닛은 출력 신호를 생성하기 위해 송신될 비트스트림에 출력 지연을 적용하기 위해 결합된다. 출력 지연은 디-스큐 지연 및 기록-레벨화 지연의 총계를 포함한다....

Ausführliche Beschreibung

Bibliographische Detailangaben

Hauptverfasser:	CHOKSEY DHRUV, MAGEE TERENCE J
Format:	Patent
Sprache:	eng ; kor
Schlagworte:	CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING INFORMATION STORAGE PHYSICS STATIC STORES
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!