DYNAMIC SELECTION OF OUTPUT DELAY IN A MEMORY CONTROL DEVICE

일례로, 메모리 제어 디바이스(104)는, 출력 회로(310), 출력 지연 유닛(312), 및 기록-레벨화 제어기(302)를 포함한다. 출력 회로는, 복수의 랭크들을 갖는 SDRAM(synchronous dynamic random access memory) 시스템(106)에 대한 데이터 신호 또는 데이터 스트로브 신호를 포함하는 출력 신호를 제공하기 위해 결합된다. 출력 지연 유닛은 출력 신호를 생성하기 위해 송신될 비트스트림에 출력 지연을 적용하기 위해 결합된다. 출력 지연은 디-스큐 지연 및 기록-레벨화 지연의 총계를 포함한다. 기록-레벨화 지연 제어기는, 복수의 기록 트랜잭션들 중 SDRAM 시스템으로의 각각의 기록 트랜잭션에 대한 기록-레벨화 지연을 복수의 랭크들 중 선택된 랭크에 기초하여 조정하기 위해 결합된다. 디-스큐 지연은 복수의 기록 트랜잭션들 각각에 대한 복수의 랭크들에 걸쳐 동일하다. In an example, a memory control device includes an output circuit, an output delay unit, and a write-levelization controller. The output circuit is coupled to provide an output signal comprising a data signal or data strobe signal for a synchronous dynamic random access memory (SDRAM) system having a plurality of ranks. The output delay unit is coupled to apply an output delay to a bitstream to be transmitted to generate the output signal. The output delay includes an aggregate of a de-skew delay and a write-levelization delay. The write-levelization delay controller is coupled to adjust the write-levelization delay for each write transaction to the SDRAM system of a plurality of write transactions based on a selected rank of the plurality of ranks. The de-skew delay is the same across the plurality of ranks for each of the plurality of write transactions.