Semiconductor device

본 발명은 전계 효과 트랜지스터를 포함하는 반도체 소자에 관한 것으로, 보다 상세하게는, 기판 상의 소자 분리 패턴에 의하여 정의되는 측벽들 및 상기 소자 분리 패턴의 상면으로부터 돌출된 상부를 갖는 활성 패턴, 상기 활성 패턴의 측벽 상의 라이너 절연막, 상기 활성 패턴 상의 게이트 구조체 및 상기 게이트 구조체 양 측의 소스/드레인 영역들이 제공된다. 상기 라이너 절연막은 제 1 라이너 절연막 및 상기 제 1 라이너 절연막 보다 높은 상면을 갖는 제 2 라이너 절연막을 포함한다. 상기 소스/드레인 영역들 각각은 상기 제 2 라이너 절연막에 의하여 정의되는 제 1 부분 및 상기 제 2 라이너 절연막 위로 돌출되고, 상기 제 1 라이너 절연막의 상면을 덮는 제 2 부분을 포함한다. A semiconductor device includes an active pattern having sidewalls defined by a device isolation pattern disposed on a substrate and an upper portion protruding from a top surface of the device isolation pattern, a liner insulating layer on the sidewalls of the active pattern, a gate structure on the active pattern, and source/drain regions at both sides of the gate structure. The liner insulating layer includes a first liner insulating layer and a second liner insulating layer having a top surface higher than a top surface of the first liner insulating layer. Each of the source/drain regions includes a first portion defined by the second liner insulating layer, and a second portion protruding upward from the second liner insulating layer and covering the top surface of the first liner insulating layer.