Page buffer and memory device having the same

The present invention relates to a page buffer and a semiconductor memory device including the same. The semiconductor memory device according to an embodiment of the present invention includes a memory cell array including a plurality of memory cells, and a plurality of page buffers connected to a plurality of bit lines of the memory cell array for sensing the amount of current flowing through the plurality of bit lines or precharging the plurality of bit lines by receiving internal power supplies during a sensing operation. Each of the plurality of pages buffers converts internal powers into supply voltages having a constant potential level. The present invention regulates the internal power supplied to the page buffer at a constant level to stably perform the operation of the page buffer. 본 기술은 페이지 버퍼 및 이를 포함하는 반도체 메모리 장치에 관한 것으로, 본 발명에 실시 예에 따른 반도체 메모리 장치는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이 및 상기 메모리 셀 어레이의 복수의 비트라인들과 각각 연결되고, 센싱 동작 시 내부 전원들을 공급받아 상기 복수의 비트라인들을 프리차지하거나 상기 복수의 비트라인들을 통해 흐르는 전류량을 센싱하기 위한 복수의 페이지 버퍼들을 포함하며, 상기 복수의 페이지 버퍼들 각각은 상기 내부 전원들을 일정한 전위 레벨을 갖는 공급 전압들로 변환시킨다.