Semiconductor Integrated Circuit Device Capable Of Reducing Leakage Current

The present invention relates to a semiconductor integrated circuit device capable of reducing a leakage current. The semiconductor integrated circuit device includes: a semiconductor substrate; a source pattern formed in the upper part of the semiconductor substrate; a drain pattern formed in the upper part of the semiconductor substrate, and placed at a predetermined distance from the source pattern; a nanowire pattern placed between the source and drain patterns; and a gate formed to surround the nanowire pattern. The nanowire comprises: an inner wire made of a first semiconductor material; and an outer wire made of a material, of which band gap is greater than the first semiconductor material, and formed outside the inner wire. 누설 전류를 줄일 수 있는 반도체 집적 회로 장치에 관한 기술이다. 본 발명의 반도체 집적 회로 장치는, 반도체 기판, 상기 반도체 기판 상부에 형성되는 소스 패턴, 상기 반도체 기판 상부에 형성되며, 상기 소스 패턴과 소정 거리 이격 배치된 드레인 패턴, 상기 소스 패턴 및 드레인 패턴 사이에 위치되는 나노 와이어 패턴, 및 상기 나노 와이어 패턴을 감싸도록 형성되는 게이트를 포함한다. 상기 나노 와이어는 제 1 반도체 물질로 형성되는 이너 와이어(inner wire) 및 상기 제 1 반도체 물질층보다 밴드 갭이 큰 물질로 형성되며 상기 이너 와이어 외주에 형성되는 아우터 와이어(outer wire)로 구성된다.