METHOD OF FORMING PATTERNS FOR SEMICONDUCTOR DEVICE

A method of forming fine patterns of semiconductor devices is disclosed. The method comprises forming a hard mask layer on an etch target, which includes first and second regions. The hard mask layer may further have first and second preliminary mask patterns formed on the hard mask layer of the first and second regions. Furthermore, a spacer layer may be formed to cover the first and second preliminary mask patterns, side walls and top surfaces of the on the first and second preliminary mask patterns. The spacer layer and the first and second preliminary mask patterns may be partially removed to form a first spacer covering a side wall of the first preliminary mask pattern and a second spacer covering a side wall of the second preliminary mask pattern. The second spacer has a top surface higher than a top surface of the first spacer. The first preliminary mask pattern is removed. A first mask pattern structure having a first width and a second mask pattern structure having a second width larger than the first width and a top surface higher than that of the first mask pattern structure are formed by partially removing the hard mask layer. A first pattern structure having a third width and a second pattern structure having a fourth width larger than the third width and having a top surface higher than that of the first pattern structure are formed respectively by partially removing the film to be etched. 반도체 소자의 패턴 형성 방법은, 제1 및 제2 영역들을 갖는 식각 대상막 상에 하드 마스크막을 형성한다. 제1 및 제2 영역들의 하드 마스크막 상에 제1 및 제2 예비 마스크 패턴 구조물들 및 이들의 측벽 및 상면을 덮는 스페이서막을 형성한다. 제1 및 제2 예비 마스크 패턴 구조물들, 및 스페이서막을 부분적으로 제거하여, 제1 예비 마스크 패턴 구조물의 측벽을 덮는 제1 스페이서, 및 제1 스페이서의 상면보다 높은 상면을 가지며 제2 예비 마스크 패턴 구조물의 측벽을 덮는 제2 스페이서를 각각 형성한다. 제1 예비 마스크 패턴 구조물을 제거한다. 하드 마스크막을 부분적으로 제거하여, 제1 폭을 갖는 제1 마스크 패턴 구조물, 및 제1 폭보다 넓은 제2 폭을 가지며 제1 마스크 패턴 구조물의 상면보다 높은 상면을 갖는 제2 마스크 패턴 구조물을 각각 형성한다. 식각 대상막을 부분적으로 제거하여, 제3 폭을 갖는 제1 패턴 구조물, 및 제3 폭보다 넓은 제4 폭을 가지며 제1 패턴 구조물의 상면보다 높은 상면을 갖는 제2 패턴 구조물을 각각 형성한다.