METHOD FOR EVALUATING DEFECTIVE REGION OF SEMICONDUCTOR SUBSTRATE

본 발명은, 반도체 기판의 결함영역을 반도체 기판에 형성된 MOS 구조의 C-V 특성으로부터 평가하는 반도체 기판의 결함영역의 평가방법으로서, 미리, 결함영역의 타입을 알고 있는 반도체 기판을 이용하여, 평가대상 반도체 기판의 결함영역을 평가할 때와 같은 열처리 조건, 및, C-V 특성 평가 조건으로, 결함영역과 플랫밴드 전압 또는 고정전하밀도의 관계를 구해 두고, 평가대상 반도체 기판의 결함영역의 평가에서는, 반도체 기판에 형성된 MOS 구조의 C-V 특성으로부터 구해진 플랫밴드 전압 또는 고정전하밀도로부터, 미리 구해져 있는 결...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: ARATANI TAKASHI
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!