Semiconductor device

The subject matter to be solved by the present invention is to provide a semiconductor device with an improved operational characteristic of a device by improving an operational stability in high voltage. The semiconductor device comprises: a first pin type pattern and a second pin type pattern, each of which is separated by a first trench and is extended to the first direction; a gate electrode which is extended to the second direction and intersects with the first pin type pattern and the second pin type pattern; and a contact which comes into contact with the first pin type pattern in at least one side of the gate electrode, wherein the bottom surface of the contact does not come into contact with the second pin type pattern. In the region where the contact intersects with the first pin type pattern, the height from the bottom of the first trench to the uppermost part of the first pin type pattern is referred to as the first height, and in the region where the extension of the contact which is extended to the second direction intersects with the second pin type pattern, the height from the bottom of the first trench to the uppermost part of the second pin type pattern is referred to as the second height, wherein the first height is lower than the second height. 본 발명이 해결하려는 과제는, 높은 전압에서 동작 안정성을 향상시켜 소자의 동작 특성이 개선된 반도체 장치를 제공하는 것이다. 상기 반도체 장치는 제1 트렌치에 의해 분리되고, 제1 방향으로 각각 연장되는 제1 핀형 패턴 및 제2 핀형 패턴, 제2 방향으로 연장되어, 상기 제1 핀형 패턴 및 상기 제2 핀형 패턴과 교차하는 게이트 전극, 및 상기 게이트 전극의 적어도 일측에서 상기 제1 핀형 패턴과 접촉하는 컨택으로, 상기 컨택의 바닥면은 상기 제2 핀형 패턴과 비접촉하는 컨택을 포함하고, 상기 컨택과 상기 제1 핀형 패턴이 교차하는 영역에서, 상기 제1 트렌치의 바닥으로부터 상기 제1 핀형 패턴의 최상부까지의 높이는 제1 높이이고, 상기 제2 방향으로 연장되는 상기 컨택의 연장선과 상기 제2 핀형 패턴이 교차하는 영역에서, 상기 제1 트렌치의 바닥으로부터 상기 제2 핀형 패턴의 최상부까지의 높이는 제2 높이이고, 상기 제1 높이는 상기 제2 높이보다 낮다.