Semiconductor device and method for manufacturing the same

The present invention relates to a semiconductor device including an electric-field effect transistor and a method of manufacturing the same. The semiconductor device comprises: a substrate including a first and a second activity pattern formed in their upper parts; a first gate electrode wherein th...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: YOON, CHANG SEOP
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator YOON, CHANG SEOP
description The present invention relates to a semiconductor device including an electric-field effect transistor and a method of manufacturing the same. The semiconductor device comprises: a substrate including a first and a second activity pattern formed in their upper parts; a first gate electrode wherein the first and second activity patterns are extended to a first direction which is parallel to an upper surface of the substrate and traverses the first and second activity patterns, and are extended to a second direction which intersects with the first direction; the first and second source/drain regions which are provided in each of the upper parts of the first and second activity patterns of one side of the first gate electrode; and an activity contact arranged on the first source/drain region, and electrically connected to the first source/drain region wherein the first and second source/drain regions are spaced apart from the second direction. At this time, from a plane viewpoint, the activity contact includes a first sub-contact provided to overlap with the first source/drain region and a second sub-contact provided between the first and second source/drain regions. The second sub-contact includes a vertical extension which is vertically extended towards the substrate, wherein a bottom surface of the vertical extension may be much lower than a bottom surface of the first sub-contact. The present invention is designed to provide a semiconductor device comprising an activity contact capable of improving a reliability of a device. 본 발명은 전계 효과 트랜지스터를 포함하는 반도체 소자 및 이의 제조 방법에 관한 것으로, 그의 상부에 형성된 제1 및 제2 활성 패턴들을 포함하는 기판, 상기 제1 및 제2 활성 패턴들은 상기 기판의 상면에 평행한 제1 방향으로 연장되고; 상기 제1 및 제2 활성 패턴들을 가로지르며, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제1 게이트 전극; 상기 제1 게이트 전극의 일 측의 상기 제1 및 제2 활성 패턴들의 상부들에 각각 제공되는 제1 및 제2 소스/드레인 영역들, 상기 제1 및 제2 소스/드레인 영역들은 상기 제2 방향으로 서로 이격되고; 및 상기 제1 소스/드레인 영역 상에 배치되어, 상기 제1 소스/드레인 영역과 전기적으로 연결되는 활성 콘택을 포함할 수 있다. 이때, 상기 활성 콘택은, 평면적 관점에서, 상기 제1 소스/드레인 영역과 중첩되도록 제공되는 제1 서브 콘택 및 상기 제1 및 제2 소스/드레인 영역들 사이에 제공되는 제2 서브 콘택을 포함하고, 상기 제2 서브 콘택은 상기 기판을 향해 수직적으로 연장되는 수직 연장부를 포함하고, 상기 수직 연장부의 바닥면은 상기 제1 서브 콘택의 바닥면보다 더 낮을 수 있다.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20160118450A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20160118450A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20160118450A3</originalsourceid><addsrcrecordid>eNrjZLAKTs3NTM7PSylNLskvUkhJLctMTlVIzEtRyE0tychPUUgDiuYm5pWmJSaXlBZl5qUrlGSkKhQn5qbyMLCmJeYUp_JCaW4GZTfXEGcP3dSC_PjU4oLE5NS81JJ47yAjA0MzA0NDCxNTA0dj4lQBAEQGL_o</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>Semiconductor device and method for manufacturing the same</title><source>esp@cenet</source><creator>YOON, CHANG SEOP</creator><creatorcontrib>YOON, CHANG SEOP</creatorcontrib><description>The present invention relates to a semiconductor device including an electric-field effect transistor and a method of manufacturing the same. The semiconductor device comprises: a substrate including a first and a second activity pattern formed in their upper parts; a first gate electrode wherein the first and second activity patterns are extended to a first direction which is parallel to an upper surface of the substrate and traverses the first and second activity patterns, and are extended to a second direction which intersects with the first direction; the first and second source/drain regions which are provided in each of the upper parts of the first and second activity patterns of one side of the first gate electrode; and an activity contact arranged on the first source/drain region, and electrically connected to the first source/drain region wherein the first and second source/drain regions are spaced apart from the second direction. At this time, from a plane viewpoint, the activity contact includes a first sub-contact provided to overlap with the first source/drain region and a second sub-contact provided between the first and second source/drain regions. The second sub-contact includes a vertical extension which is vertically extended towards the substrate, wherein a bottom surface of the vertical extension may be much lower than a bottom surface of the first sub-contact. The present invention is designed to provide a semiconductor device comprising an activity contact capable of improving a reliability of a device. 본 발명은 전계 효과 트랜지스터를 포함하는 반도체 소자 및 이의 제조 방법에 관한 것으로, 그의 상부에 형성된 제1 및 제2 활성 패턴들을 포함하는 기판, 상기 제1 및 제2 활성 패턴들은 상기 기판의 상면에 평행한 제1 방향으로 연장되고; 상기 제1 및 제2 활성 패턴들을 가로지르며, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제1 게이트 전극; 상기 제1 게이트 전극의 일 측의 상기 제1 및 제2 활성 패턴들의 상부들에 각각 제공되는 제1 및 제2 소스/드레인 영역들, 상기 제1 및 제2 소스/드레인 영역들은 상기 제2 방향으로 서로 이격되고; 및 상기 제1 소스/드레인 영역 상에 배치되어, 상기 제1 소스/드레인 영역과 전기적으로 연결되는 활성 콘택을 포함할 수 있다. 이때, 상기 활성 콘택은, 평면적 관점에서, 상기 제1 소스/드레인 영역과 중첩되도록 제공되는 제1 서브 콘택 및 상기 제1 및 제2 소스/드레인 영역들 사이에 제공되는 제2 서브 콘택을 포함하고, 상기 제2 서브 콘택은 상기 기판을 향해 수직적으로 연장되는 수직 연장부를 포함하고, 상기 수직 연장부의 바닥면은 상기 제1 서브 콘택의 바닥면보다 더 낮을 수 있다.</description><language>eng ; kor</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2016</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20161012&amp;DB=EPODOC&amp;CC=KR&amp;NR=20160118450A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76290</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20161012&amp;DB=EPODOC&amp;CC=KR&amp;NR=20160118450A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>YOON, CHANG SEOP</creatorcontrib><title>Semiconductor device and method for manufacturing the same</title><description>The present invention relates to a semiconductor device including an electric-field effect transistor and a method of manufacturing the same. The semiconductor device comprises: a substrate including a first and a second activity pattern formed in their upper parts; a first gate electrode wherein the first and second activity patterns are extended to a first direction which is parallel to an upper surface of the substrate and traverses the first and second activity patterns, and are extended to a second direction which intersects with the first direction; the first and second source/drain regions which are provided in each of the upper parts of the first and second activity patterns of one side of the first gate electrode; and an activity contact arranged on the first source/drain region, and electrically connected to the first source/drain region wherein the first and second source/drain regions are spaced apart from the second direction. At this time, from a plane viewpoint, the activity contact includes a first sub-contact provided to overlap with the first source/drain region and a second sub-contact provided between the first and second source/drain regions. The second sub-contact includes a vertical extension which is vertically extended towards the substrate, wherein a bottom surface of the vertical extension may be much lower than a bottom surface of the first sub-contact. The present invention is designed to provide a semiconductor device comprising an activity contact capable of improving a reliability of a device. 본 발명은 전계 효과 트랜지스터를 포함하는 반도체 소자 및 이의 제조 방법에 관한 것으로, 그의 상부에 형성된 제1 및 제2 활성 패턴들을 포함하는 기판, 상기 제1 및 제2 활성 패턴들은 상기 기판의 상면에 평행한 제1 방향으로 연장되고; 상기 제1 및 제2 활성 패턴들을 가로지르며, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제1 게이트 전극; 상기 제1 게이트 전극의 일 측의 상기 제1 및 제2 활성 패턴들의 상부들에 각각 제공되는 제1 및 제2 소스/드레인 영역들, 상기 제1 및 제2 소스/드레인 영역들은 상기 제2 방향으로 서로 이격되고; 및 상기 제1 소스/드레인 영역 상에 배치되어, 상기 제1 소스/드레인 영역과 전기적으로 연결되는 활성 콘택을 포함할 수 있다. 이때, 상기 활성 콘택은, 평면적 관점에서, 상기 제1 소스/드레인 영역과 중첩되도록 제공되는 제1 서브 콘택 및 상기 제1 및 제2 소스/드레인 영역들 사이에 제공되는 제2 서브 콘택을 포함하고, 상기 제2 서브 콘택은 상기 기판을 향해 수직적으로 연장되는 수직 연장부를 포함하고, 상기 수직 연장부의 바닥면은 상기 제1 서브 콘택의 바닥면보다 더 낮을 수 있다.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2016</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZLAKTs3NTM7PSylNLskvUkhJLctMTlVIzEtRyE0tychPUUgDiuYm5pWmJSaXlBZl5qUrlGSkKhQn5qbyMLCmJeYUp_JCaW4GZTfXEGcP3dSC_PjU4oLE5NS81JJ47yAjA0MzA0NDCxNTA0dj4lQBAEQGL_o</recordid><startdate>20161012</startdate><enddate>20161012</enddate><creator>YOON, CHANG SEOP</creator><scope>EVB</scope></search><sort><creationdate>20161012</creationdate><title>Semiconductor device and method for manufacturing the same</title><author>YOON, CHANG SEOP</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20160118450A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>2016</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>YOON, CHANG SEOP</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>YOON, CHANG SEOP</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>Semiconductor device and method for manufacturing the same</title><date>2016-10-12</date><risdate>2016</risdate><abstract>The present invention relates to a semiconductor device including an electric-field effect transistor and a method of manufacturing the same. The semiconductor device comprises: a substrate including a first and a second activity pattern formed in their upper parts; a first gate electrode wherein the first and second activity patterns are extended to a first direction which is parallel to an upper surface of the substrate and traverses the first and second activity patterns, and are extended to a second direction which intersects with the first direction; the first and second source/drain regions which are provided in each of the upper parts of the first and second activity patterns of one side of the first gate electrode; and an activity contact arranged on the first source/drain region, and electrically connected to the first source/drain region wherein the first and second source/drain regions are spaced apart from the second direction. At this time, from a plane viewpoint, the activity contact includes a first sub-contact provided to overlap with the first source/drain region and a second sub-contact provided between the first and second source/drain regions. The second sub-contact includes a vertical extension which is vertically extended towards the substrate, wherein a bottom surface of the vertical extension may be much lower than a bottom surface of the first sub-contact. The present invention is designed to provide a semiconductor device comprising an activity contact capable of improving a reliability of a device. 본 발명은 전계 효과 트랜지스터를 포함하는 반도체 소자 및 이의 제조 방법에 관한 것으로, 그의 상부에 형성된 제1 및 제2 활성 패턴들을 포함하는 기판, 상기 제1 및 제2 활성 패턴들은 상기 기판의 상면에 평행한 제1 방향으로 연장되고; 상기 제1 및 제2 활성 패턴들을 가로지르며, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제1 게이트 전극; 상기 제1 게이트 전극의 일 측의 상기 제1 및 제2 활성 패턴들의 상부들에 각각 제공되는 제1 및 제2 소스/드레인 영역들, 상기 제1 및 제2 소스/드레인 영역들은 상기 제2 방향으로 서로 이격되고; 및 상기 제1 소스/드레인 영역 상에 배치되어, 상기 제1 소스/드레인 영역과 전기적으로 연결되는 활성 콘택을 포함할 수 있다. 이때, 상기 활성 콘택은, 평면적 관점에서, 상기 제1 소스/드레인 영역과 중첩되도록 제공되는 제1 서브 콘택 및 상기 제1 및 제2 소스/드레인 영역들 사이에 제공되는 제2 서브 콘택을 포함하고, 상기 제2 서브 콘택은 상기 기판을 향해 수직적으로 연장되는 수직 연장부를 포함하고, 상기 수직 연장부의 바닥면은 상기 제1 서브 콘택의 바닥면보다 더 낮을 수 있다.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; kor
recordid cdi_epo_espacenet_KR20160118450A
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title Semiconductor device and method for manufacturing the same
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-04T06%3A49%3A37IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=YOON,%20CHANG%20SEOP&rft.date=2016-10-12&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20160118450A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true