BUFFER CIRCUITS AND METHODS

BUFFER CIRCUITS AND METHODS

일 실시예에서, 회로는 제어 단자, 제 1 단자 및 제 2 단자를 갖는 제 1 트랜지스터를 포함하며, 여기서 제 1 트랜지스터는 제 1 디바이스 타입이다. 제 1 트랜지스터의 제어 단자는 입력 신호를 수신한다. 회로는 또한 제어 단자, 제 1 단자 및 제 2 단자를 갖고 제 2 트랜지스터를 포함하며, 여기서 제 2 트랜지스터는 제 2 디바이스 타입이다. 제 2 트랜지스터의 제어 단자는 제 1 트랜지스터의 제 2 단자에 커플링된다. 전압 시프트 회로는 제 1 트랜지스터의 제 1 단자에 커플링되는 입력 및 제 2 트랜지스터의 제 1 단...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: PELUSO VINCENZO F, LIU BING, SHEN LIANGGUO, HO NGAI YEUNG
Format: Patent
Sprache:eng ; kor
Schlagworte:
BASIC ELECTRONIC CIRCUITRY
CONTROLLING
ELECTRICITY
PHYSICS
PULSE TECHNIQUE
REGULATING
SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator PELUSO VINCENZO F
LIU BING
SHEN LIANGGUO
HO NGAI YEUNG
description 일 실시예에서, 회로는 제어 단자, 제 1 단자 및 제 2 단자를 갖는 제 1 트랜지스터를 포함하며, 여기서 제 1 트랜지스터는 제 1 디바이스 타입이다. 제 1 트랜지스터의 제어 단자는 입력 신호를 수신한다. 회로는 또한 제어 단자, 제 1 단자 및 제 2 단자를 갖고 제 2 트랜지스터를 포함하며, 여기서 제 2 트랜지스터는 제 2 디바이스 타입이다. 제 2 트랜지스터의 제어 단자는 제 1 트랜지스터의 제 2 단자에 커플링된다. 전압 시프트 회로는 제 1 트랜지스터의 제 1 단자에 커플링되는 입력 및 제 2 트랜지스터의 제 1 단자에 커플링되는 출력을 갖고, 전압 시프트 회로의 입력과 전압 시프트 회로의 출력 간의 전압은 전압 시프트 회로의 출력으로부터의 전류가 증가함에 따라 증가한다.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20160115947A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20160115947A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20160115947A3</originalsourceid><addsrcrecordid>eNrjZJB2CnVzcw1ScPYMcg71DAlWcPRzUfB1DfHwdwnmYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx3kFGBoZmBoaGppYm5o7GxKkCAMbsIU0</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>BUFFER CIRCUITS AND METHODS</title><source>esp@cenet</source><creator>PELUSO VINCENZO F ; LIU BING ; SHEN LIANGGUO ; HO NGAI YEUNG</creator><creatorcontrib>PELUSO VINCENZO F ; LIU BING ; SHEN LIANGGUO ; HO NGAI YEUNG</creatorcontrib><description>일 실시예에서, 회로는 제어 단자, 제 1 단자 및 제 2 단자를 갖는 제 1 트랜지스터를 포함하며, 여기서 제 1 트랜지스터는 제 1 디바이스 타입이다. 제 1 트랜지스터의 제어 단자는 입력 신호를 수신한다. 회로는 또한 제어 단자, 제 1 단자 및 제 2 단자를 갖고 제 2 트랜지스터를 포함하며, 여기서 제 2 트랜지스터는 제 2 디바이스 타입이다. 제 2 트랜지스터의 제어 단자는 제 1 트랜지스터의 제 2 단자에 커플링된다. 전압 시프트 회로는 제 1 트랜지스터의 제 1 단자에 커플링되는 입력 및 제 2 트랜지스터의 제 1 단자에 커플링되는 출력을 갖고, 전압 시프트 회로의 입력과 전압 시프트 회로의 출력 간의 전압은 전압 시프트 회로의 출력으로부터의 전류가 증가함에 따라 증가한다.</description><language>eng ; kor</language><subject>BASIC ELECTRONIC CIRCUITRY ; CONTROLLING ; ELECTRICITY ; PHYSICS ; PULSE TECHNIQUE ; REGULATING ; SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES</subject><creationdate>2016</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20161006&amp;DB=EPODOC&amp;CC=KR&amp;NR=20160115947A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,309,781,886,25569,76552</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20161006&amp;DB=EPODOC&amp;CC=KR&amp;NR=20160115947A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>PELUSO VINCENZO F</creatorcontrib><creatorcontrib>LIU BING</creatorcontrib><creatorcontrib>SHEN LIANGGUO</creatorcontrib><creatorcontrib>HO NGAI YEUNG</creatorcontrib><title>BUFFER CIRCUITS AND METHODS</title><description>일 실시예에서, 회로는 제어 단자, 제 1 단자 및 제 2 단자를 갖는 제 1 트랜지스터를 포함하며, 여기서 제 1 트랜지스터는 제 1 디바이스 타입이다. 제 1 트랜지스터의 제어 단자는 입력 신호를 수신한다. 회로는 또한 제어 단자, 제 1 단자 및 제 2 단자를 갖고 제 2 트랜지스터를 포함하며, 여기서 제 2 트랜지스터는 제 2 디바이스 타입이다. 제 2 트랜지스터의 제어 단자는 제 1 트랜지스터의 제 2 단자에 커플링된다. 전압 시프트 회로는 제 1 트랜지스터의 제 1 단자에 커플링되는 입력 및 제 2 트랜지스터의 제 1 단자에 커플링되는 출력을 갖고, 전압 시프트 회로의 입력과 전압 시프트 회로의 출력 간의 전압은 전압 시프트 회로의 출력으로부터의 전류가 증가함에 따라 증가한다.</description><subject>BASIC ELECTRONIC CIRCUITRY</subject><subject>CONTROLLING</subject><subject>ELECTRICITY</subject><subject>PHYSICS</subject><subject>PULSE TECHNIQUE</subject><subject>REGULATING</subject><subject>SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2016</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZJB2CnVzcw1ScPYMcg71DAlWcPRzUfB1DfHwdwnmYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx3kFGBoZmBoaGppYm5o7GxKkCAMbsIU0</recordid><startdate>20161006</startdate><enddate>20161006</enddate><creator>PELUSO VINCENZO F</creator><creator>LIU BING</creator><creator>SHEN LIANGGUO</creator><creator>HO NGAI YEUNG</creator><scope>EVB</scope></search><sort><creationdate>20161006</creationdate><title>BUFFER CIRCUITS AND METHODS</title><author>PELUSO VINCENZO F ; LIU BING ; SHEN LIANGGUO ; HO NGAI YEUNG</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20160115947A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>2016</creationdate><topic>BASIC ELECTRONIC CIRCUITRY</topic><topic>CONTROLLING</topic><topic>ELECTRICITY</topic><topic>PHYSICS</topic><topic>PULSE TECHNIQUE</topic><topic>REGULATING</topic><topic>SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES</topic><toplevel>online_resources</toplevel><creatorcontrib>PELUSO VINCENZO F</creatorcontrib><creatorcontrib>LIU BING</creatorcontrib><creatorcontrib>SHEN LIANGGUO</creatorcontrib><creatorcontrib>HO NGAI YEUNG</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>PELUSO VINCENZO F</au><au>LIU BING</au><au>SHEN LIANGGUO</au><au>HO NGAI YEUNG</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>BUFFER CIRCUITS AND METHODS</title><date>2016-10-06</date><risdate>2016</risdate><abstract>일 실시예에서, 회로는 제어 단자, 제 1 단자 및 제 2 단자를 갖는 제 1 트랜지스터를 포함하며, 여기서 제 1 트랜지스터는 제 1 디바이스 타입이다. 제 1 트랜지스터의 제어 단자는 입력 신호를 수신한다. 회로는 또한 제어 단자, 제 1 단자 및 제 2 단자를 갖고 제 2 트랜지스터를 포함하며, 여기서 제 2 트랜지스터는 제 2 디바이스 타입이다. 제 2 트랜지스터의 제어 단자는 제 1 트랜지스터의 제 2 단자에 커플링된다. 전압 시프트 회로는 제 1 트랜지스터의 제 1 단자에 커플링되는 입력 및 제 2 트랜지스터의 제 1 단자에 커플링되는 출력을 갖고, 전압 시프트 회로의 입력과 전압 시프트 회로의 출력 간의 전압은 전압 시프트 회로의 출력으로부터의 전류가 증가함에 따라 증가한다.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; kor
recordid cdi_epo_espacenet_KR20160115947A
source esp@cenet
subjects BASIC ELECTRONIC CIRCUITRY
CONTROLLING
ELECTRICITY
PHYSICS
PULSE TECHNIQUE
REGULATING
SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
title BUFFER CIRCUITS AND METHODS
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-14T12%3A32%3A10IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=PELUSO%20VINCENZO%20F&rft.date=2016-10-06&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20160115947A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true