BUFFER CIRCUITS AND METHODS

일 실시예에서, 회로는 제어 단자, 제 1 단자 및 제 2 단자를 갖는 제 1 트랜지스터를 포함하며, 여기서 제 1 트랜지스터는 제 1 디바이스 타입이다. 제 1 트랜지스터의 제어 단자는 입력 신호를 수신한다. 회로는 또한 제어 단자, 제 1 단자 및 제 2 단자를 갖고 제 2 트랜지스터를 포함하며, 여기서 제 2 트랜지스터는 제 2 디바이스 타입이다. 제 2 트랜지스터의 제어 단자는 제 1 트랜지스터의 제 2 단자에 커플링된다. 전압 시프트 회로는 제 1 트랜지스터의 제 1 단자에 커플링되는 입력 및 제 2 트랜지스터의 제 1 단...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	PELUSO VINCENZO F, LIU BING, SHEN LIANGGUO, HO NGAI YEUNG
Format:	Patent
Sprache:	eng ; kor
Schlagworte:	BASIC ELECTRONIC CIRCUITRY CONTROLLING ELECTRICITY PHYSICS PULSE TECHNIQUE REGULATING SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	일 실시예에서, 회로는 제어 단자, 제 1 단자 및 제 2 단자를 갖는 제 1 트랜지스터를 포함하며, 여기서 제 1 트랜지스터는 제 1 디바이스 타입이다. 제 1 트랜지스터의 제어 단자는 입력 신호를 수신한다. 회로는 또한 제어 단자, 제 1 단자 및 제 2 단자를 갖고 제 2 트랜지스터를 포함하며, 여기서 제 2 트랜지스터는 제 2 디바이스 타입이다. 제 2 트랜지스터의 제어 단자는 제 1 트랜지스터의 제 2 단자에 커플링된다. 전압 시프트 회로는 제 1 트랜지스터의 제 1 단자에 커플링되는 입력 및 제 2 트랜지스터의 제 1 단자에 커플링되는 출력을 갖고, 전압 시프트 회로의 입력과 전압 시프트 회로의 출력 간의 전압은 전압 시프트 회로의 출력으로부터의 전류가 증가함에 따라 증가한다.