PHASE INTERPOLATOR CIRCUIT, CLOCK DATA RECOVERY CIRCUIT INCLUDING THE SAME AND METHOD FOR PHASE INTERPOLATION

A phase interpolation circuit includes an interpolator which generates a synthesized clock by synthesizing two multi-phase clocks selected among first to N-th multi-phase clocks whereas N is an integer equal to or greater than 3; and an interpolation code generator which generates an interpolation code for controlling the interpolator in response to a shift-up request, a shift-down request, multiple shift-up request, and multiple shift-down requests and generates the interpolation code to output a (K+1)-th multi-phase clock to the synthesized clock when the phase of the synthesized clock needs to be changed to a phase between the (K+1)-th and (K+2)-th phase clocks from a phase between K-th and (K+1)-th phase clocks in response to the multiple shift-up requests whereas K is an integer not less than 1 and not greater than N. K+1 is equal to 1 when K is equal to N. K-1 is equal to N when K equals 1. 위상 보간 회로는, 제1 내지 제N 다중 위상 클럭들 중 선택된 2개의 다중 위상 클럭들을 합성해 합성 클럭을 생성하는 보간기 (N은 3 이상의 정수); 및 쉬프트 업 요청, 쉬프트 다운 요청, 멀티 쉬프트 업 요청 및 멀티 쉬프트 다운 요청에 응답해 상기 보간기를 제어하기 위한 보간 코드를 생성하되, 상기 멀티 쉬프트 업 요청에 의해 상기 합성 클럭의 위상이 제K 및 제K+1 다중 위상 클럭들 사이의 위상에서 제K+1 및 제K+2 다중 위상 클럭들 사이의 위상으로 변경되어야 하는 경우에, 상기 제K+1 다중 위상 클럭이 상기 합성 클럭으로 출력되도록 상기 보간 코드를 생성하는 보간 코드 생성기 (K는 1 이상 N이하의 정수, K=N인 경우에 K+1=1, K=1인 경우에 K-1=N)를 포함할 수 있다.